Here is a list of all macros with links to the files they belong to:

- a -

• ADC12_AWD_CR12_REGOFFSETGAP_MASK : g32r4xx_ddl_adc12.h
• ADC12_AWD_CR12_REGOFFSETGAP_VAL : g32r4xx_ddl_adc12.h
• ADC12_AWD_CR1_CHANNEL_MASK : g32r4xx_ddl_adc12.h
• ADC12_AWD_CR1_REGOFFSET : g32r4xx_ddl_adc12.h
• ADC12_AWD_CR23_CHANNEL_MASK : g32r4xx_ddl_adc12.h
• ADC12_AWD_CR2_REGOFFSET : g32r4xx_ddl_adc12.h
• ADC12_AWD_CR3_REGOFFSET : g32r4xx_ddl_adc12.h
• ADC12_AWD_CR_ALL_CHANNEL_MASK : g32r4xx_ddl_adc12.h
• ADC12_AWD_CRX_REGOFFSET_MASK : g32r4xx_ddl_adc12.h
• ADC12_AWD_CRX_REGOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_AWD_TR1_REGOFFSET : g32r4xx_ddl_adc12.h
• ADC12_AWD_TR2_REGOFFSET : g32r4xx_ddl_adc12.h
• ADC12_AWD_TR3_REGOFFSET : g32r4xx_ddl_adc12.h
• ADC12_AWD_TRX_BIT_HIGH_MASK : g32r4xx_ddl_adc12.h
• ADC12_AWD_TRX_BIT_HIGH_POS : g32r4xx_ddl_adc12.h
• ADC12_AWD_TRX_BIT_HIGH_SHIFT4 : g32r4xx_ddl_adc12.h
• ADC12_AWD_TRX_REGOFFSET_MASK : g32r4xx_ddl_adc12.h
• ADC12_AWD_TRX_REGOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_CFGR_AWD1EN_BITOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_CFGR_AWD1SGL_BITOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_CFGR_JAWD1EN_BITOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_0_NUMBER : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_0_SMP : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_10_NUMBER : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_10_SMP : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_11_NUMBER : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_11_SMP : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_12_NUMBER : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_12_SMP : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_13_NUMBER : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_13_SMP : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_14_NUMBER : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_14_SMP : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_15_NUMBER : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_15_SMP : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_1_NUMBER : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_1_SMP : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_2_NUMBER : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_2_SMP : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_3_NUMBER : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_3_SMP : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_4_NUMBER : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_4_SMP : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_5_NUMBER : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_5_SMP : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_6_NUMBER : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_6_SMP : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_7_NUMBER : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_7_SMP : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_8_NUMBER : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_8_SMP : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_9_NUMBER : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_9_SMP : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_ID_INTERNAL_CH : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_ID_INTERNAL_CH_2 : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_ID_INTERNAL_CH_MASK : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_ID_MASK : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_ID_NUMBER_BITOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_ID_NUMBER_MASK : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_ID_NUMBER_MASK_POSBIT0 : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_SMPRX_REGOFFSET_MASK : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_SMPx_BITOFFSET_MASK : g32r4xx_ddl_adc12.h
• ADC12_CHANNEL_SMPx_BITOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_CLOCK_RATIO_VS_CPU_HIGHEST : g32r4xx_ddl_adc12.c
• ADC12_CR_BITS_PROPERTY_RS : g32r4xx_ddl_adc12.h
• ADC12_INJ_JDRX_REGOFFSET_MASK : g32r4xx_ddl_adc12.h
• ADC12_INJ_RANK_1_JSQR_BITOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_INJ_RANK_2_JSQR_BITOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_INJ_RANK_3_JSQR_BITOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_INJ_RANK_4_JSQR_BITOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_INJ_RANK_ID_JSQR_MASK : g32r4xx_ddl_adc12.h
• ADC12_INJ_TRIG_EDGE_MASK : g32r4xx_ddl_adc12.h
• ADC12_INJ_TRIG_EXT_EDGE_DEFAULT : g32r4xx_ddl_adc12.h
• ADC12_INJ_TRIG_EXTEN_BITOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_INJ_TRIG_EXTSEL_BITOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_INJ_TRIG_SOURCE_MASK : g32r4xx_ddl_adc12.h
• ADC12_JDR1_REGOFFSET : g32r4xx_ddl_adc12.h
• ADC12_JDR2_REGOFFSET : g32r4xx_ddl_adc12.h
• ADC12_JDR3_REGOFFSET : g32r4xx_ddl_adc12.h
• ADC12_JDR4_REGOFFSET : g32r4xx_ddl_adc12.h
• ADC12_JDRX_REGOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_OFR0_REGOFFSET : g32r4xx_ddl_adc12.h
• ADC12_OFR1_REGOFFSET : g32r4xx_ddl_adc12.h
• ADC12_OFR2_REGOFFSET : g32r4xx_ddl_adc12.h
• ADC12_OFR3_REGOFFSET : g32r4xx_ddl_adc12.h
• ADC12_OFRx_REGOFFSET_MASK : g32r4xx_ddl_adc12.h
• ADC12_REG_RANK_10_SQRX_BITOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_REG_RANK_11_SQRX_BITOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_REG_RANK_12_SQRX_BITOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_REG_RANK_13_SQRX_BITOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_REG_RANK_14_SQRX_BITOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_REG_RANK_15_SQRX_BITOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_REG_RANK_16_SQRX_BITOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_REG_RANK_1_SQRX_BITOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_REG_RANK_2_SQRX_BITOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_REG_RANK_3_SQRX_BITOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_REG_RANK_4_SQRX_BITOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_REG_RANK_5_SQRX_BITOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_REG_RANK_6_SQRX_BITOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_REG_RANK_7_SQRX_BITOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_REG_RANK_8_SQRX_BITOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_REG_RANK_9_SQRX_BITOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_REG_RANK_ID_SQRX_MASK : g32r4xx_ddl_adc12.h
• ADC12_REG_SQRX_REGOFFSET_MASK : g32r4xx_ddl_adc12.h
• ADC12_REG_TRIG_EDGE_MASK : g32r4xx_ddl_adc12.h
• ADC12_REG_TRIG_EXT_EDGE_DEFAULT : g32r4xx_ddl_adc12.h
• ADC12_REG_TRIG_EXTEN_BITOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_REG_TRIG_EXTSEL_BITOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_REG_TRIG_SOURCE_MASK : g32r4xx_ddl_adc12.h
• ADC12_SMPR1_REGOFFSET : g32r4xx_ddl_adc12.h
• ADC12_SMPR2_REGOFFSET : g32r4xx_ddl_adc12.h
• ADC12_SMPRX_REGOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_SQR1_REGOFFSET : g32r4xx_ddl_adc12.h
• ADC12_SQR2_REGOFFSET : g32r4xx_ddl_adc12.h
• ADC12_SQR3_REGOFFSET : g32r4xx_ddl_adc12.h
• ADC12_SQRX_REGOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC12_TIMEOUT_DISABLE_CPU_CYCLES : g32r4xx_ddl_adc12.c
• ADC12_TIMEOUT_STOP_CONVERSION_CPU_CYCLES : g32r4xx_ddl_adc12.c
• ADC12_TR1_HT1_BITOFFSET_POS : g32r4xx_ddl_adc12.h
• ADC16_CFGR_AWD1CH : g32r4xx_ddl_adc16.h
• ADC_AWD_CR12_REGOFFSETGAP_MASK : g32r4xx_ddl_adc16.h
• ADC_AWD_CR12_REGOFFSETGAP_VAL : g32r4xx_ddl_adc16.h
• ADC_AWD_CR1_CHANNEL_MASK : g32r4xx_ddl_adc16.h
• ADC_AWD_CR1_REGOFFSET : g32r4xx_ddl_adc16.h
• ADC_AWD_CR23_CHANNEL_MASK : g32r4xx_ddl_adc16.h
• ADC_AWD_CR2_REGOFFSET : g32r4xx_ddl_adc16.h
• ADC_AWD_CR3_REGOFFSET : g32r4xx_ddl_adc16.h
• ADC_AWD_CR_ALL_CHANNEL_MASK : g32r4xx_ddl_adc16.h
• ADC_AWD_CRX_REGOFFSET_MASK : g32r4xx_ddl_adc16.h
• ADC_AWD_CRX_REGOFFSET_POS : g32r4xx_ddl_adc16.h
• ADC_AWD_TR1_REGOFFSET : g32r4xx_ddl_adc16.h
• ADC_AWD_TR2_REGOFFSET : g32r4xx_ddl_adc16.h
• ADC_AWD_TR3_REGOFFSET : g32r4xx_ddl_adc16.h
• ADC_AWD_TRX_BIT_HIGH_MASK : g32r4xx_ddl_adc16.h
• ADC_AWD_TRX_BIT_HIGH_POS : g32r4xx_ddl_adc16.h
• ADC_AWD_TRX_BIT_HIGH_SHIFT4 : g32r4xx_ddl_adc16.h
• ADC_AWD_TRX_REGOFFSET_MASK : g32r4xx_ddl_adc16.h
• ADC_AWD_TRX_REGOFFSET_POS : g32r4xx_ddl_adc16.h
• ADC_CFGR_AWD1EN_BITOFFSET_POS : g32r4xx_ddl_adc16.h
• ADC_CFGR_AWD1SGL_BITOFFSET_POS : g32r4xx_ddl_adc16.h
• ADC_CFGR_JAWD1EN_BITOFFSET_POS : g32r4xx_ddl_adc16.h
• ADC_CHANNEL_0_BITFIELD : g32r4xx_ddl_adc16.h
• ADC_CHANNEL_0_NUMBER : g32r4xx_ddl_adc16.h
• ADC_CHANNEL_0_SMP : g32r4xx_ddl_adc16.h
• ADC_CHANNEL_1_BITFIELD : g32r4xx_ddl_adc16.h
• ADC_CHANNEL_1_NUMBER : g32r4xx_ddl_adc16.h
• ADC_CHANNEL_1_SMP : g32r4xx_ddl_adc16.h
• ADC_CHANNEL_2_BITFIELD : g32r4xx_ddl_adc16.h
• ADC_CHANNEL_2_NUMBER : g32r4xx_ddl_adc16.h
• ADC_CHANNEL_2_SMP : g32r4xx_ddl_adc16.h
• ADC_CHANNEL_3_BITFIELD : g32r4xx_ddl_adc16.h
• ADC_CHANNEL_3_NUMBER : g32r4xx_ddl_adc16.h
• ADC_CHANNEL_3_SMP : g32r4xx_ddl_adc16.h
• ADC_CHANNEL_4_BITFIELD : g32r4xx_ddl_adc16.h
• ADC_CHANNEL_4_NUMBER : g32r4xx_ddl_adc16.h
• ADC_CHANNEL_4_SMP : g32r4xx_ddl_adc16.h
• ADC_CHANNEL_5_BITFIELD : g32r4xx_ddl_adc16.h
• ADC_CHANNEL_5_NUMBER : g32r4xx_ddl_adc16.h
• ADC_CHANNEL_5_SMP : g32r4xx_ddl_adc16.h
• ADC_CHANNEL_ID_BITFIELD_MASK : g32r4xx_ddl_adc16.h
• ADC_CHANNEL_ID_INTERNAL_CH : g32r4xx_ddl_adc16.h
• ADC_CHANNEL_ID_INTERNAL_CH_2 : g32r4xx_ddl_adc16.h
• ADC_CHANNEL_ID_INTERNAL_CH_MASK : g32r4xx_ddl_adc16.h
• ADC_CHANNEL_ID_MASK : g32r4xx_ddl_adc16.h
• ADC_CHANNEL_ID_NUMBER_BITOFFSET_POS : g32r4xx_ddl_adc16.h
• ADC_CHANNEL_ID_NUMBER_MASK : g32r4xx_ddl_adc16.h
• ADC_CHANNEL_ID_NUMBER_MASK_POSBIT0 : g32r4xx_ddl_adc16.h
• ADC_CHANNEL_SMPRX_REGOFFSET_MASK : g32r4xx_ddl_adc16.h
• ADC_CHANNEL_SMPx_BITOFFSET_MASK : g32r4xx_ddl_adc16.h
• ADC_CHANNEL_SMPx_BITOFFSET_POS : g32r4xx_ddl_adc16.h
• ADC_CLOCK_RATIO_VS_CPU_HIGHEST : g32r4xx_ddl_adc16.c
• ADC_CR_BITS_PROPERTY_RS : g32r4xx_ddl_adc16.h
• ADC_INJ_JDRX_REGOFFSET_MASK : g32r4xx_ddl_adc16.h
• ADC_INJ_RANK_1_JSQR_BITOFFSET_POS : g32r4xx_ddl_adc16.h
• ADC_INJ_RANK_2_JSQR_BITOFFSET_POS : g32r4xx_ddl_adc16.h
• ADC_INJ_RANK_3_JSQR_BITOFFSET_POS : g32r4xx_ddl_adc16.h
• ADC_INJ_RANK_4_JSQR_BITOFFSET_POS : g32r4xx_ddl_adc16.h
• ADC_INJ_RANK_ID_JSQR_MASK : g32r4xx_ddl_adc16.h
• ADC_INJ_TRIG_EDGE_MASK : g32r4xx_ddl_adc16.h
• ADC_INJ_TRIG_EXT_EDGE_DEFAULT : g32r4xx_ddl_adc16.h
• ADC_INJ_TRIG_EXTEN_BITOFFSET_POS : g32r4xx_ddl_adc16.h
• ADC_INJ_TRIG_EXTSEL_BITOFFSET_POS : g32r4xx_ddl_adc16.h
• ADC_INJ_TRIG_SOURCE_MASK : g32r4xx_ddl_adc16.h
• ADC_JDR1_REGOFFSET : g32r4xx_ddl_adc16.h
• ADC_JDR2_REGOFFSET : g32r4xx_ddl_adc16.h
• ADC_JDR3_REGOFFSET : g32r4xx_ddl_adc16.h
• ADC_JDR4_REGOFFSET : g32r4xx_ddl_adc16.h
• ADC_JDRX_REGOFFSET_POS : g32r4xx_ddl_adc16.h
• ADC_OFFSET0_REGOFFSET : g32r4xx_ddl_adc16.h
• ADC_OFFSET1_REGOFFSET : g32r4xx_ddl_adc16.h
• ADC_OFFSET2_REGOFFSET : g32r4xx_ddl_adc16.h
• ADC_OFFSET3_REGOFFSET : g32r4xx_ddl_adc16.h
• ADC_OFFSET4_REGOFFSET : g32r4xx_ddl_adc16.h
• ADC_OFFSET5_REGOFFSET : g32r4xx_ddl_adc16.h
• ADC_OFFSETx_REGOFFSET_MASK : g32r4xx_ddl_adc16.h
• ADC_REG_RANK_10_SQRX_BITOFFSET_POS : g32r4xx_ddl_adc16.h
• ADC_REG_RANK_11_SQRX_BITOFFSET_POS : g32r4xx_ddl_adc16.h
• ADC_REG_RANK_12_SQRX_BITOFFSET_POS : g32r4xx_ddl_adc16.h
• ADC_REG_RANK_1_SQRX_BITOFFSET_POS : g32r4xx_ddl_adc16.h
• ADC_REG_RANK_2_SQRX_BITOFFSET_POS : g32r4xx_ddl_adc16.h
• ADC_REG_RANK_3_SQRX_BITOFFSET_POS : g32r4xx_ddl_adc16.h
• ADC_REG_RANK_4_SQRX_BITOFFSET_POS : g32r4xx_ddl_adc16.h
• ADC_REG_RANK_5_SQRX_BITOFFSET_POS : g32r4xx_ddl_adc16.h
• ADC_REG_RANK_6_SQRX_BITOFFSET_POS : g32r4xx_ddl_adc16.h
• ADC_REG_RANK_7_SQRX_BITOFFSET_POS : g32r4xx_ddl_adc16.h
• ADC_REG_RANK_8_SQRX_BITOFFSET_POS : g32r4xx_ddl_adc16.h
• ADC_REG_RANK_9_SQRX_BITOFFSET_POS : g32r4xx_ddl_adc16.h
• ADC_REG_RANK_ID_SQRX_MASK : g32r4xx_ddl_adc16.h
• ADC_REG_SQRX_REGOFFSET_MASK : g32r4xx_ddl_adc16.h
• ADC_REG_TRIG_EDGE_MASK : g32r4xx_ddl_adc16.h
• ADC_REG_TRIG_EXT_EDGE_DEFAULT : g32r4xx_ddl_adc16.h
• ADC_REG_TRIG_EXTEN_BITOFFSET_POS : g32r4xx_ddl_adc16.h
• ADC_REG_TRIG_EXTSEL_BITOFFSET_POS : g32r4xx_ddl_adc16.h
• ADC_REG_TRIG_SOURCE_MASK : g32r4xx_ddl_adc16.h
• ADC_SMPR1_REGOFFSET : g32r4xx_ddl_adc16.h
• ADC_SMPRX_REGOFFSET_POS : g32r4xx_ddl_adc16.h
• ADC_SQR1_REGOFFSET : g32r4xx_ddl_adc16.h
• ADC_SQR2_REGOFFSET : g32r4xx_ddl_adc16.h
• ADC_SQRX_REGOFFSET_POS : g32r4xx_ddl_adc16.h
• ADC_TIMEOUT_DISABLE_CPU_CYCLES : g32r4xx_ddl_adc16.c
• ADC_TIMEOUT_STOP_CONVERSION_CPU_CYCLES : g32r4xx_ddl_adc16.c
• ADC_TR1_HT1_BITOFFSET_POS : g32r4xx_ddl_adc16.h
• ASSERT_PARAM : g32_assert.h