Here is a list of all macros with links to the files they belong to:

- d -

• DDL_ADC12_ALIGNMENT_LEFT : g32r4xx_ddl_adc12.h
• DDL_ADC12_ALIGNMENT_RIGHT : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD1 : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_ALL_CHANNELS_INJ : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_ALL_CHANNELS_REG : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_ALL_CHANNELS_REG_INJ : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_0_INJ : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_0_REG : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_0_REG_INJ : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_10_INJ : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_10_REG : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_10_REG_INJ : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_11_INJ : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_11_REG : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_11_REG_INJ : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_12_INJ : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_12_REG : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_12_REG_INJ : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_13_INJ : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_13_REG : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_13_REG_INJ : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_1_INJ : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_1_REG : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_1_REG_INJ : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_2_INJ : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_2_REG : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_2_REG_INJ : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_3_INJ : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_3_REG : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_3_REG_INJ : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_4_INJ : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_4_REG : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_4_REG_INJ : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_5_INJ : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_5_REG : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_5_REG_INJ : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_6_INJ : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_6_REG : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_6_REG_INJ : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_7_INJ : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_7_REG : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_7_REG_INJ : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_8_INJ : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_8_REG : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_8_REG_INJ : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_9_INJ : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_9_REG : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_CHANNEL_9_REG_INJ : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_DISABLE : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_THRESHOLD_HIGH : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_THRESHOLD_LOW : g32r4xx_ddl_adc12.h
• DDL_ADC12_AWD_THRESHOLDS_HIGH_LOW : g32r4xx_ddl_adc12.h
• DDL_ADC12_CHANNEL_0 : g32r4xx_ddl_adc12.h
• DDL_ADC12_CHANNEL_1 : g32r4xx_ddl_adc12.h
• DDL_ADC12_CHANNEL_10 : g32r4xx_ddl_adc12.h
• DDL_ADC12_CHANNEL_11 : g32r4xx_ddl_adc12.h
• DDL_ADC12_CHANNEL_12 : g32r4xx_ddl_adc12.h
• DDL_ADC12_CHANNEL_13 : g32r4xx_ddl_adc12.h
• DDL_ADC12_CHANNEL_14 : g32r4xx_ddl_adc12.h
• DDL_ADC12_CHANNEL_15 : g32r4xx_ddl_adc12.h
• DDL_ADC12_CHANNEL_2 : g32r4xx_ddl_adc12.h
• DDL_ADC12_CHANNEL_3 : g32r4xx_ddl_adc12.h
• DDL_ADC12_CHANNEL_4 : g32r4xx_ddl_adc12.h
• DDL_ADC12_CHANNEL_5 : g32r4xx_ddl_adc12.h
• DDL_ADC12_CHANNEL_6 : g32r4xx_ddl_adc12.h
• DDL_ADC12_CHANNEL_7 : g32r4xx_ddl_adc12.h
• DDL_ADC12_CHANNEL_8 : g32r4xx_ddl_adc12.h
• DDL_ADC12_CHANNEL_9 : g32r4xx_ddl_adc12.h
• DDL_ADC12_DMA_REG_REGULAR_DATA : g32r4xx_ddl_adc12.h
• DDL_ADC12_FLAG_AWD1 : g32r4xx_ddl_adc12.h
• DDL_ADC12_FLAG_EOC : g32r4xx_ddl_adc12.h
• DDL_ADC12_FLAG_EOS : g32r4xx_ddl_adc12.h
• DDL_ADC12_FLAG_JEOC : g32r4xx_ddl_adc12.h
• DDL_ADC12_FLAG_JEOS : g32r4xx_ddl_adc12.h
• DDL_ADC12_INJ_RANK_1 : g32r4xx_ddl_adc12.h
• DDL_ADC12_INJ_RANK_2 : g32r4xx_ddl_adc12.h
• DDL_ADC12_INJ_RANK_3 : g32r4xx_ddl_adc12.h
• DDL_ADC12_INJ_RANK_4 : g32r4xx_ddl_adc12.h
• DDL_ADC12_INJ_SEQ_DISCONT_1RANK : g32r4xx_ddl_adc12.h
• DDL_ADC12_INJ_SEQ_DISCONT_DISABLE : g32r4xx_ddl_adc12.h
• DDL_ADC12_INJ_SEQ_SCAN_DISABLE : g32r4xx_ddl_adc12.h
• DDL_ADC12_INJ_SEQ_SCAN_ENABLE_2RANKS : g32r4xx_ddl_adc12.h
• DDL_ADC12_INJ_SEQ_SCAN_ENABLE_3RANKS : g32r4xx_ddl_adc12.h
• DDL_ADC12_INJ_SEQ_SCAN_ENABLE_4RANKS : g32r4xx_ddl_adc12.h
• DDL_ADC12_INJ_TRIG_EXT_DISABLE : g32r4xx_ddl_adc12.h
• DDL_ADC12_INJ_TRIG_EXT_EINT_LINE15 : g32r4xx_ddl_adc12.h
• DDL_ADC12_INJ_TRIG_EXT_RISING : g32r4xx_ddl_adc12.h
• DDL_ADC12_INJ_TRIG_EXT_TMR1_CC4 : g32r4xx_ddl_adc12.h
• DDL_ADC12_INJ_TRIG_EXT_TMR1_TRGO : g32r4xx_ddl_adc12.h
• DDL_ADC12_INJ_TRIG_EXT_TMR2_CC1 : g32r4xx_ddl_adc12.h
• DDL_ADC12_INJ_TRIG_EXT_TMR2_TRGO : g32r4xx_ddl_adc12.h
• DDL_ADC12_INJ_TRIG_EXT_TMR3_CC4 : g32r4xx_ddl_adc12.h
• DDL_ADC12_INJ_TRIG_EXT_TMR4_TRGO : g32r4xx_ddl_adc12.h
• DDL_ADC12_INJ_TRIG_FROM_GRP_REGULAR : g32r4xx_ddl_adc12.h
• DDL_ADC12_INJ_TRIG_INDEPENDENT : g32r4xx_ddl_adc12.h
• DDL_ADC12_INJ_TRIG_SOFTWARE : g32r4xx_ddl_adc12.h
• DDL_ADC12_IT_AWD1 : g32r4xx_ddl_adc12.h
• DDL_ADC12_IT_EOC : g32r4xx_ddl_adc12.h
• DDL_ADC12_IT_EOS : g32r4xx_ddl_adc12.h
• DDL_ADC12_IT_JEOC : g32r4xx_ddl_adc12.h
• DDL_ADC12_IT_JEOS : g32r4xx_ddl_adc12.h
• DDL_ADC12_JOFFSET_1 : g32r4xx_ddl_adc12.h
• DDL_ADC12_JOFFSET_2 : g32r4xx_ddl_adc12.h
• DDL_ADC12_JOFFSET_3 : g32r4xx_ddl_adc12.h
• DDL_ADC12_JOFFSET_4 : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_CONV_CONTINUOUS : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_CONV_SINGLE : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_DMA_TRANSFER_DISABLE : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_DMA_TRANSFER_ENABLE : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_RANK_1 : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_RANK_10 : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_RANK_11 : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_RANK_12 : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_RANK_13 : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_RANK_14 : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_RANK_15 : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_RANK_16 : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_RANK_2 : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_RANK_3 : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_RANK_4 : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_RANK_5 : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_RANK_6 : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_RANK_7 : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_RANK_8 : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_RANK_9 : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_SEQ_DISCONT_1RANK : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_SEQ_DISCONT_2RANKS : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_SEQ_DISCONT_3RANKS : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_SEQ_DISCONT_4RANKS : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_SEQ_DISCONT_5RANKS : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_SEQ_DISCONT_6RANKS : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_SEQ_DISCONT_7RANKS : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_SEQ_DISCONT_8RANKS : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_SEQ_DISCONT_DISABLE : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_SEQ_SCAN_DISABLE : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_SEQ_SCAN_ENABLE_10RANKS : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_SEQ_SCAN_ENABLE_11RANKS : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_SEQ_SCAN_ENABLE_12RANKS : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_SEQ_SCAN_ENABLE_13RANKS : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_SEQ_SCAN_ENABLE_14RANKS : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_SEQ_SCAN_ENABLE_15RANKS : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_SEQ_SCAN_ENABLE_16RANKS : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_SEQ_SCAN_ENABLE_2RANKS : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_SEQ_SCAN_ENABLE_3RANKS : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_SEQ_SCAN_ENABLE_4RANKS : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_SEQ_SCAN_ENABLE_5RANKS : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_SEQ_SCAN_ENABLE_6RANKS : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_SEQ_SCAN_ENABLE_7RANKS : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_SEQ_SCAN_ENABLE_8RANKS : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_SEQ_SCAN_ENABLE_9RANKS : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_TRIG_EXT_DISABLE : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_TRIG_EXT_EINT_LINE11 : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_TRIG_EXT_RISING : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_TRIG_EXT_TMR1_CC1 : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_TRIG_EXT_TMR1_CC2 : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_TRIG_EXT_TMR1_CC3 : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_TRIG_EXT_TMR2_CC2 : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_TRIG_EXT_TMR3_TRGO : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_TRIG_EXT_TMR4_CC4 : g32r4xx_ddl_adc12.h
• DDL_ADC12_REG_TRIG_SOFTWARE : g32r4xx_ddl_adc12.h
• DDL_ADC12_SAMPLINGTIME_128CYCLES : g32r4xx_ddl_adc12.h
• DDL_ADC12_SAMPLINGTIME_16CYCLES : g32r4xx_ddl_adc12.h
• DDL_ADC12_SAMPLINGTIME_256CYCLES : g32r4xx_ddl_adc12.h
• DDL_ADC12_SAMPLINGTIME_27CYCLES : g32r4xx_ddl_adc12.h
• DDL_ADC12_SAMPLINGTIME_32CYCLES : g32r4xx_ddl_adc12.h
• DDL_ADC12_SAMPLINGTIME_67CYCLES : g32r4xx_ddl_adc12.h
• DDL_ADC12_SAMPLINGTIME_7CYCLES : g32r4xx_ddl_adc12.h
• DDL_ADC12_SAMPLINGTIME_96CYCLES : g32r4xx_ddl_adc12.h
• DDL_ADC16_AWD1 : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD2 : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD3 : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_ALL_CHANNELS_INJ : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_ALL_CHANNELS_REG : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_ALL_CHANNELS_REG_INJ : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_CHANNEL_0_INJ : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_CHANNEL_0_REG : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_CHANNEL_0_REG_INJ : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_CHANNEL_1_INJ : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_CHANNEL_1_REG : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_CHANNEL_1_REG_INJ : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_CHANNEL_2_INJ : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_CHANNEL_2_REG : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_CHANNEL_2_REG_INJ : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_CHANNEL_3_INJ : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_CHANNEL_3_REG : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_CHANNEL_3_REG_INJ : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_CHANNEL_4_INJ : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_CHANNEL_4_REG : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_CHANNEL_4_REG_INJ : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_CHANNEL_5_INJ : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_CHANNEL_5_REG : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_CHANNEL_5_REG_INJ : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_DISABLE : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_FILTERING_2SAMPLES : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_FILTERING_3SAMPLES : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_FILTERING_4SAMPLES : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_FILTERING_5SAMPLES : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_FILTERING_6SAMPLES : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_FILTERING_7SAMPLES : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_FILTERING_8SAMPLES : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_FILTERING_NONE : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_THRESHOLD_HIGH : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_THRESHOLD_LOW : g32r4xx_ddl_adc16.h
• DDL_ADC16_AWD_THRESHOLDS_HIGH_LOW : g32r4xx_ddl_adc16.h
• DDL_ADC16_CHANNEL_0 : g32r4xx_ddl_adc16.h
• DDL_ADC16_CHANNEL_1 : g32r4xx_ddl_adc16.h
• DDL_ADC16_CHANNEL_2 : g32r4xx_ddl_adc16.h
• DDL_ADC16_CHANNEL_3 : g32r4xx_ddl_adc16.h
• DDL_ADC16_CHANNEL_4 : g32r4xx_ddl_adc16.h
• DDL_ADC16_CHANNEL_5 : g32r4xx_ddl_adc16.h
• DDL_ADC16_CR_ADDIS_EXECUTION_IN_PROGRESS : g32r4xx_ddl_adc16.h
• DDL_ADC16_CR_ADDIS_NOT_EXECUTED : g32r4xx_ddl_adc16.h
• DDL_ADC16_DIFF_CHANNEL0 : g32r4xx_ddl_adc16.h
• DDL_ADC16_DIFF_CHANNEL1 : g32r4xx_ddl_adc16.h
• DDL_ADC16_DIFF_CHANNEL2 : g32r4xx_ddl_adc16.h
• DDL_ADC16_DIFFERENTIAL_ENDED : g32r4xx_ddl_adc16.h
• DDL_ADC16_DMA_REG_REGULAR_DATA : g32r4xx_ddl_adc16.h
• DDL_ADC16_FLAG_AWD1 : g32r4xx_ddl_adc16.h
• DDL_ADC16_FLAG_AWD2 : g32r4xx_ddl_adc16.h
• DDL_ADC16_FLAG_AWD3 : g32r4xx_ddl_adc16.h
• DDL_ADC16_FLAG_EOC : g32r4xx_ddl_adc16.h
• DDL_ADC16_FLAG_EOS : g32r4xx_ddl_adc16.h
• DDL_ADC16_FLAG_EOSMP : g32r4xx_ddl_adc16.h
• DDL_ADC16_FLAG_JEOC : g32r4xx_ddl_adc16.h
• DDL_ADC16_FLAG_JEOS : g32r4xx_ddl_adc16.h
• DDL_ADC16_FLAG_JQOVF : g32r4xx_ddl_adc16.h
• DDL_ADC16_FLAG_OVR : g32r4xx_ddl_adc16.h
• DDL_ADC16_INJ_QUEUE_2CONTEXTS_END_EMPTY : g32r4xx_ddl_adc16.h
• DDL_ADC16_INJ_QUEUE_2CONTEXTS_LAST_ACTIVE : g32r4xx_ddl_adc16.h
• DDL_ADC16_INJ_QUEUE_DISABLE : g32r4xx_ddl_adc16.h
• DDL_ADC16_INJ_RANK_1 : g32r4xx_ddl_adc16.h
• DDL_ADC16_INJ_RANK_2 : g32r4xx_ddl_adc16.h
• DDL_ADC16_INJ_RANK_3 : g32r4xx_ddl_adc16.h
• DDL_ADC16_INJ_RANK_4 : g32r4xx_ddl_adc16.h
• DDL_ADC16_INJ_SEQ_DISCONT_1RANK : g32r4xx_ddl_adc16.h
• DDL_ADC16_INJ_SEQ_DISCONT_DISABLE : g32r4xx_ddl_adc16.h
• DDL_ADC16_INJ_SEQ_SCAN_DISABLE : g32r4xx_ddl_adc16.h
• DDL_ADC16_INJ_SEQ_SCAN_ENABLE_2RANKS : g32r4xx_ddl_adc16.h
• DDL_ADC16_INJ_SEQ_SCAN_ENABLE_3RANKS : g32r4xx_ddl_adc16.h
• DDL_ADC16_INJ_SEQ_SCAN_ENABLE_4RANKS : g32r4xx_ddl_adc16.h
• DDL_ADC16_INJ_TRIG_EXT_EINT_LINE15 : g32r4xx_ddl_adc16.h
• DDL_ADC16_INJ_TRIG_EXT_FALLING : g32r4xx_ddl_adc16.h
• DDL_ADC16_INJ_TRIG_EXT_LPTMROUT : g32r4xx_ddl_adc16.h
• DDL_ADC16_INJ_TRIG_EXT_RISING : g32r4xx_ddl_adc16.h
• DDL_ADC16_INJ_TRIG_EXT_RISINGFALLING : g32r4xx_ddl_adc16.h
• DDL_ADC16_INJ_TRIG_EXT_TMR1_CC4 : g32r4xx_ddl_adc16.h
• DDL_ADC16_INJ_TRIG_EXT_TMR1_TRGO : g32r4xx_ddl_adc16.h
• DDL_ADC16_INJ_TRIG_EXT_TMR2_CC1 : g32r4xx_ddl_adc16.h
• DDL_ADC16_INJ_TRIG_EXT_TMR2_CC4 : g32r4xx_ddl_adc16.h
• DDL_ADC16_INJ_TRIG_EXT_TMR2_TRGO : g32r4xx_ddl_adc16.h
• DDL_ADC16_INJ_TRIG_EXT_TMR3_CC1 : g32r4xx_ddl_adc16.h
• DDL_ADC16_INJ_TRIG_EXT_TMR3_CC3 : g32r4xx_ddl_adc16.h
• DDL_ADC16_INJ_TRIG_EXT_TMR3_TRGO : g32r4xx_ddl_adc16.h
• DDL_ADC16_INJ_TRIG_EXT_TMR4_TRGO : g32r4xx_ddl_adc16.h
• DDL_ADC16_INJ_TRIG_FROM_GRP_REGULAR : g32r4xx_ddl_adc16.h
• DDL_ADC16_INJ_TRIG_INDEPENDENT : g32r4xx_ddl_adc16.h
• DDL_ADC16_INJ_TRIG_SOFTWARE : g32r4xx_ddl_adc16.h
• DDL_ADC16_IT_AWD1 : g32r4xx_ddl_adc16.h
• DDL_ADC16_IT_AWD2 : g32r4xx_ddl_adc16.h
• DDL_ADC16_IT_AWD3 : g32r4xx_ddl_adc16.h
• DDL_ADC16_IT_EOC : g32r4xx_ddl_adc16.h
• DDL_ADC16_IT_EOS : g32r4xx_ddl_adc16.h
• DDL_ADC16_IT_EOSMP : g32r4xx_ddl_adc16.h
• DDL_ADC16_IT_JEOC : g32r4xx_ddl_adc16.h
• DDL_ADC16_IT_JEOS : g32r4xx_ddl_adc16.h
• DDL_ADC16_IT_JQOVF : g32r4xx_ddl_adc16.h
• DDL_ADC16_IT_OVR : g32r4xx_ddl_adc16.h
• DDL_ADC16_LP_AUTOWAIT : g32r4xx_ddl_adc16.h
• DDL_ADC16_LP_MODE_NONE : g32r4xx_ddl_adc16.h
• DDL_ADC16_MULTI_DUAL_INJ_ALTERN : g32r4xx_ddl_adc16.h
• DDL_ADC16_MULTI_DUAL_INJ_SIMULT : g32r4xx_ddl_adc16.h
• DDL_ADC16_MULTI_DUAL_REG_INT_INJ_SIM : g32r4xx_ddl_adc16.h
• DDL_ADC16_MULTI_DUAL_REG_INTERL : g32r4xx_ddl_adc16.h
• DDL_ADC16_MULTI_DUAL_REG_SIM_INJ_ALT : g32r4xx_ddl_adc16.h
• DDL_ADC16_MULTI_DUAL_REG_SIM_INJ_SIM : g32r4xx_ddl_adc16.h
• DDL_ADC16_MULTI_DUAL_REG_SIMULT : g32r4xx_ddl_adc16.h
• DDL_ADC16_MULTI_INDEPENDENT : g32r4xx_ddl_adc16.h
• DDL_ADC16_OFFSET_0 : g32r4xx_ddl_adc16.h
• DDL_ADC16_OFFSET_1 : g32r4xx_ddl_adc16.h
• DDL_ADC16_OFFSET_2 : g32r4xx_ddl_adc16.h
• DDL_ADC16_OFFSET_3 : g32r4xx_ddl_adc16.h
• DDL_ADC16_OFFSET_4 : g32r4xx_ddl_adc16.h
• DDL_ADC16_OFFSET_5 : g32r4xx_ddl_adc16.h
• DDL_ADC16_OFFSET_DISABLE : g32r4xx_ddl_adc16.h
• DDL_ADC16_OFFSET_ENABLE : g32r4xx_ddl_adc16.h
• DDL_ADC16_OFFSET_SIGN_NEGATIVE : g32r4xx_ddl_adc16.h
• DDL_ADC16_OFFSET_SIGN_POSITIVE : g32r4xx_ddl_adc16.h
• DDL_ADC16_OVS_DISABLE : g32r4xx_ddl_adc16.h
• DDL_ADC16_OVS_GRP_INJ_REG_RESUMED : g32r4xx_ddl_adc16.h
• DDL_ADC16_OVS_GRP_INJECTED : g32r4xx_ddl_adc16.h
• DDL_ADC16_OVS_GRP_REGULAR_CONTINUED : g32r4xx_ddl_adc16.h
• DDL_ADC16_OVS_GRP_REGULAR_RESUMED : g32r4xx_ddl_adc16.h
• DDL_ADC16_OVS_RATIO_16 : g32r4xx_ddl_adc16.h
• DDL_ADC16_OVS_RATIO_2 : g32r4xx_ddl_adc16.h
• DDL_ADC16_OVS_RATIO_4 : g32r4xx_ddl_adc16.h
• DDL_ADC16_OVS_RATIO_8 : g32r4xx_ddl_adc16.h
• DDL_ADC16_OVS_REG_CONT : g32r4xx_ddl_adc16.h
• DDL_ADC16_OVS_REG_DISCONT : g32r4xx_ddl_adc16.h
• DDL_ADC16_OVS_SHIFT_NONE : g32r4xx_ddl_adc16.h
• DDL_ADC16_OVS_SHIFT_RIGHT_1 : g32r4xx_ddl_adc16.h
• DDL_ADC16_OVS_SHIFT_RIGHT_2 : g32r4xx_ddl_adc16.h
• DDL_ADC16_OVS_SHIFT_RIGHT_3 : g32r4xx_ddl_adc16.h
• DDL_ADC16_OVS_SHIFT_RIGHT_4 : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_CONV_CONTINUOUS : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_CONV_SINGLE : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_DMA_TRANSFER_LIMITED : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_DMA_TRANSFER_NONE : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_DMA_TRANSFER_UNLIMITED : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_OVR_DATA_OVERWRITTEN : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_OVR_DATA_PRESERVED : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_RANK_1 : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_RANK_10 : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_RANK_11 : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_RANK_12 : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_RANK_2 : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_RANK_3 : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_RANK_4 : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_RANK_5 : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_RANK_6 : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_RANK_7 : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_RANK_8 : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_RANK_9 : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_SEQ_DISCONT_1RANK : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_SEQ_DISCONT_2RANKS : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_SEQ_DISCONT_3RANKS : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_SEQ_DISCONT_4RANKS : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_SEQ_DISCONT_5RANKS : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_SEQ_DISCONT_6RANKS : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_SEQ_DISCONT_DISABLE : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_SEQ_SCAN_DISABLE : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_SEQ_SCAN_ENABLE_10RANKS : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_SEQ_SCAN_ENABLE_11RANKS : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_SEQ_SCAN_ENABLE_12RANKS : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_SEQ_SCAN_ENABLE_2RANKS : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_SEQ_SCAN_ENABLE_3RANKS : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_SEQ_SCAN_ENABLE_4RANKS : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_SEQ_SCAN_ENABLE_5RANKS : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_SEQ_SCAN_ENABLE_6RANKS : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_SEQ_SCAN_ENABLE_7RANKS : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_SEQ_SCAN_ENABLE_8RANKS : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_SEQ_SCAN_ENABLE_9RANKS : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_TRIG_EXT_EINT_LINE11 : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_TRIG_EXT_FALLING : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_TRIG_EXT_LPTMROUT : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_TRIG_EXT_RISING : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_TRIG_EXT_RISINGFALLING : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_TRIG_EXT_TMR1_CC1 : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_TRIG_EXT_TMR1_CC2 : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_TRIG_EXT_TMR1_CC3 : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_TRIG_EXT_TMR1_TRGO : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_TRIG_EXT_TMR2_CC2 : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_TRIG_EXT_TMR2_TRGO : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_TRIG_EXT_TMR3_CC4 : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_TRIG_EXT_TMR3_TRGO : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_TRIG_EXT_TMR4_CC4 : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_TRIG_EXT_TMR4_TRGO : g32r4xx_ddl_adc16.h
• DDL_ADC16_REG_TRIG_SOFTWARE : g32r4xx_ddl_adc16.h
• DDL_ADC16_SAMPLINGTIME_10CYCLES : g32r4xx_ddl_adc16.h
• DDL_ADC16_SAMPLINGTIME_11CYCLES : g32r4xx_ddl_adc16.h
• DDL_ADC16_SAMPLINGTIME_12CYCLES : g32r4xx_ddl_adc16.h
• DDL_ADC16_SAMPLINGTIME_13CYCLES : g32r4xx_ddl_adc16.h
• DDL_ADC16_SAMPLINGTIME_14CYCLES : g32r4xx_ddl_adc16.h
• DDL_ADC16_SAMPLINGTIME_15CYCLES : g32r4xx_ddl_adc16.h
• DDL_ADC16_SAMPLINGTIME_16CYCLES : g32r4xx_ddl_adc16.h
• DDL_ADC16_SAMPLINGTIME_1CYCLES : g32r4xx_ddl_adc16.h
• DDL_ADC16_SAMPLINGTIME_2CYCLES : g32r4xx_ddl_adc16.h
• DDL_ADC16_SAMPLINGTIME_3CYCLES : g32r4xx_ddl_adc16.h
• DDL_ADC16_SAMPLINGTIME_4CYCLES : g32r4xx_ddl_adc16.h
• DDL_ADC16_SAMPLINGTIME_5CYCLES : g32r4xx_ddl_adc16.h
• DDL_ADC16_SAMPLINGTIME_6CYCLES : g32r4xx_ddl_adc16.h
• DDL_ADC16_SAMPLINGTIME_7CYCLES : g32r4xx_ddl_adc16.h
• DDL_ADC16_SAMPLINGTIME_8CYCLES : g32r4xx_ddl_adc16.h
• DDL_ADC16_SAMPLINGTIME_9CYCLES : g32r4xx_ddl_adc16.h
• DDL_ADC16_SINGLE_ENDED : g32r4xx_ddl_adc16.h
• DDL_ADC16_SINGLE_INN0 : g32r4xx_ddl_adc16.h
• DDL_ADC16_SINGLE_INN1 : g32r4xx_ddl_adc16.h
• DDL_ADC16_SINGLE_INN2 : g32r4xx_ddl_adc16.h
• DDL_ADC16_SINGLE_INP0 : g32r4xx_ddl_adc16.h
• DDL_ADC16_SINGLE_INP1 : g32r4xx_ddl_adc16.h
• DDL_ADC16_SINGLE_INP2 : g32r4xx_ddl_adc16.h
• DDL_ADC16_VREF_EXTERNAL : g32r4xx_ddl_adc16.h
• DDL_ADC16_VREF_INTERNAL : g32r4xx_ddl_adc16.h
• DDL_AIRCR_VECTKEY_MASK : g32r4xx_ddl_nvic.c
• DDL_BKP_DR0 : g32r4xx_ddl_bkp.h
• DDL_BKP_DR1 : g32r4xx_ddl_bkp.h
• DDL_BKP_DR10 : g32r4xx_ddl_bkp.h
• DDL_BKP_DR11 : g32r4xx_ddl_bkp.h
• DDL_BKP_DR12 : g32r4xx_ddl_bkp.h
• DDL_BKP_DR13 : g32r4xx_ddl_bkp.h
• DDL_BKP_DR14 : g32r4xx_ddl_bkp.h
• DDL_BKP_DR15 : g32r4xx_ddl_bkp.h
• DDL_BKP_DR2 : g32r4xx_ddl_bkp.h
• DDL_BKP_DR3 : g32r4xx_ddl_bkp.h
• DDL_BKP_DR4 : g32r4xx_ddl_bkp.h
• DDL_BKP_DR5 : g32r4xx_ddl_bkp.h
• DDL_BKP_DR6 : g32r4xx_ddl_bkp.h
• DDL_BKP_DR7 : g32r4xx_ddl_bkp.h
• DDL_BKP_DR8 : g32r4xx_ddl_bkp.h
• DDL_BKP_DR9 : g32r4xx_ddl_bkp.h
• DDL_BKP_LocateDataReg : g32r4xx_ddl_bkp.h
• DDL_BKP_ReadReg : g32r4xx_ddl_bkp.h
• DDL_BKP_WriteReg : g32r4xx_ddl_bkp.h
• DDL_COMP_BLANK_0 : g32r4xx_ddl_comp.h
• DDL_COMP_BLANK_1 : g32r4xx_ddl_comp.h
• DDL_COMP_BLANK_2 : g32r4xx_ddl_comp.h
• DDL_COMP_BLANK_3 : g32r4xx_ddl_comp.h
• DDL_COMP_BLANK_4 : g32r4xx_ddl_comp.h
• DDL_COMP_BLANK_6 : g32r4xx_ddl_comp.h
• DDL_COMP_BLANK_7 : g32r4xx_ddl_comp.h
• DDL_COMP_DELAY_STARTUP_US : g32r4xx_ddl_comp.h
• DDL_COMP_FILTER_12HSICLK : g32r4xx_ddl_comp.h
• DDL_COMP_FILTER_18HSICLK : g32r4xx_ddl_comp.h
• DDL_COMP_FILTER_24HSICLK : g32r4xx_ddl_comp.h
• DDL_COMP_FILTER_2HSICLK : g32r4xx_ddl_comp.h
• DDL_COMP_FILTER_30HSICLK : g32r4xx_ddl_comp.h
• DDL_COMP_FILTER_4HSICLK : g32r4xx_ddl_comp.h
• DDL_COMP_FILTER_6HSICLK : g32r4xx_ddl_comp.h
• DDL_COMP_FILTER_NONE : g32r4xx_ddl_comp.h
• DDL_COMP_HYS_DISABLE : g32r4xx_ddl_comp.h
• DDL_COMP_HYS_LEVEL0 : g32r4xx_ddl_comp.h
• DDL_COMP_HYS_LEVEL1 : g32r4xx_ddl_comp.h
• DDL_COMP_HYS_LEVEL2 : g32r4xx_ddl_comp.h
• DDL_COMP_INPUT_MINUS_DAC1 : g32r4xx_ddl_comp.h
• DDL_COMP_INPUT_MINUS_DAC2 : g32r4xx_ddl_comp.h
• DDL_COMP_INPUT_MINUS_INN0 : g32r4xx_ddl_comp.h
• DDL_COMP_INPUT_MINUS_INN1 : g32r4xx_ddl_comp.h
• DDL_COMP_INPUT_PLUS_DAC1 : g32r4xx_ddl_comp.h
• DDL_COMP_INPUT_PLUS_DAC2 : g32r4xx_ddl_comp.h
• DDL_COMP_INPUT_PLUS_INP0 : g32r4xx_ddl_comp.h
• DDL_COMP_INPUT_PLUS_INP1 : g32r4xx_ddl_comp.h
• DDL_COMP_OUTPUT_LEVEL_HIGH : g32r4xx_ddl_comp.h
• DDL_COMP_OUTPUT_LEVEL_LOW : g32r4xx_ddl_comp.h
• DDL_COMP_OUTPUT_SEL_NONE : g32r4xx_ddl_comp.h
• DDL_COMP_OUTPUT_SEL_TMR1_BKIN : g32r4xx_ddl_comp.h
• DDL_COMP_OUTPUT_SEL_TMR1_ETR : g32r4xx_ddl_comp.h
• DDL_COMP_OUTPUT_SEL_TMR1_IC1 : g32r4xx_ddl_comp.h
• DDL_COMP_OUTPUT_SEL_TMR1_IC2 : g32r4xx_ddl_comp.h
• DDL_COMP_OUTPUT_SEL_TMR2_ETR : g32r4xx_ddl_comp.h
• DDL_COMP_OUTPUT_SEL_TMR2_IC1 : g32r4xx_ddl_comp.h
• DDL_COMP_OUTPUT_SEL_TMR2_IC2 : g32r4xx_ddl_comp.h
• DDL_COMP_OUTPUT_SEL_TMR2_IC3 : g32r4xx_ddl_comp.h
• DDL_COMP_OUTPUT_SEL_TMR2_IC4 : g32r4xx_ddl_comp.h
• DDL_COMP_OUTPUT_SEL_TMR3_ETR : g32r4xx_ddl_comp.h
• DDL_COMP_OUTPUT_SEL_TMR3_IC1 : g32r4xx_ddl_comp.h
• DDL_COMP_OUTPUT_SEL_TMR3_IC2 : g32r4xx_ddl_comp.h
• DDL_COMP_OUTPUT_SEL_TMR4_ETR : g32r4xx_ddl_comp.h
• DDL_COMP_OUTPUT_SEL_TMR4_IC1 : g32r4xx_ddl_comp.h
• DDL_COMP_OUTPUT_SEL_TMR4_IC2 : g32r4xx_ddl_comp.h
• DDL_COMP_OUTPUTPOL_INVERTED : g32r4xx_ddl_comp.h
• DDL_COMP_OUTPUTPOL_NONINVERTED : g32r4xx_ddl_comp.h
• DDL_COMP_ReadReg : g32r4xx_ddl_comp.h
• DDL_COMP_WriteReg : g32r4xx_ddl_comp.h
• DDL_DAC_CHANNEL_TRIG_SOURCE_EINT_LINE0 : g32r4xx_ddl_dac.h
• DDL_DAC_CHANNEL_TRIG_SOURCE_EINT_LINE11 : g32r4xx_ddl_dac.h
• DDL_DAC_CHANNEL_TRIG_SOURCE_EINT_LINE2 : g32r4xx_ddl_dac.h
• DDL_DAC_CHANNEL_TRIG_SOURCE_SOFTWARE : g32r4xx_ddl_dac.h
• DDL_DAC_CHANNEL_TRIG_SOURCE_TMR1 : g32r4xx_ddl_dac.h
• DDL_DAC_CHANNEL_TRIG_SOURCE_TMR2 : g32r4xx_ddl_dac.h
• DDL_DAC_CHANNEL_TRIG_SOURCE_TMR3 : g32r4xx_ddl_dac.h
• DDL_DAC_CHANNEL_TRIG_SOURCE_TMR4 : g32r4xx_ddl_dac.h
• DDL_DAC_DISABLE : g32r4xx_ddl_dac.h
• DDL_DAC_DOR_DATA_OVERFLOW_NOT_OCCURRED : g32r4xx_ddl_dac.h
• DDL_DAC_DOR_DATA_OVERFLOW_OCCURRED : g32r4xx_ddl_dac.h
• DDL_DAC_DOR_DATA_UNDERFLOW_NOT_OCCURRED : g32r4xx_ddl_dac.h
• DDL_DAC_DOR_DATA_UNDERFLOW_OCCURRED : g32r4xx_ddl_dac.h
• DDL_DAC_ENABLE : g32r4xx_ddl_dac.h
• DDL_DAC_NONE_MASK_LFSR_0_0 : g32r4xx_ddl_dac.h
• DDL_DAC_NONE_MASK_LFSR_1_0 : g32r4xx_ddl_dac.h
• DDL_DAC_NONE_MASK_LFSR_2_0 : g32r4xx_ddl_dac.h
• DDL_DAC_NONE_MASK_LFSR_3_0 : g32r4xx_ddl_dac.h
• DDL_DAC_NONE_MASK_LFSR_4_0 : g32r4xx_ddl_dac.h
• DDL_DAC_NONE_MASK_LFSR_5_0 : g32r4xx_ddl_dac.h
• DDL_DAC_NONE_MASK_LFSR_6_0 : g32r4xx_ddl_dac.h
• DDL_DAC_NONE_MASK_LFSR_7_0 : g32r4xx_ddl_dac.h
• DDL_DAC_NONE_MASK_LFSR_8_0 : g32r4xx_ddl_dac.h
• DDL_DAC_NONE_MASK_LFSR_9_0 : g32r4xx_ddl_dac.h
• DDL_DAC_OUTPUT_BUFFER_EXTERNAL : g32r4xx_ddl_dac.h
• DDL_DAC_OUTPUT_BUFFER_INTERNAL : g32r4xx_ddl_dac.h
• DDL_DAC_SAWTOOTH_WAVE_DIRECTION_DECREASING : g32r4xx_ddl_dac.h
• DDL_DAC_SAWTOOTH_WAVE_DIRECTION_INCREASING : g32r4xx_ddl_dac.h
• DDL_DAC_SAWTOOTH_WAVE_INCREMENT_TRIG_SOURCE_SOFTWARE : g32r4xx_ddl_dac.h
• DDL_DAC_SAWTOOTH_WAVE_INCREMENT_TRIG_SOURCE_TRG1 : g32r4xx_ddl_dac.h
• DDL_DAC_SAWTOOTH_WAVE_INCREMENT_TRIG_SOURCE_TRG2 : g32r4xx_ddl_dac.h
• DDL_DAC_SAWTOOTH_WAVE_INCREMENT_TRIG_SOURCE_TRG3 : g32r4xx_ddl_dac.h
• DDL_DAC_SAWTOOTH_WAVE_INCREMENT_TRIG_SOURCE_TRG4 : g32r4xx_ddl_dac.h
• DDL_DAC_SAWTOOTH_WAVE_INCREMENT_TRIG_SOURCE_TRG5 : g32r4xx_ddl_dac.h
• DDL_DAC_SAWTOOTH_WAVE_INCREMENT_TRIG_SOURCE_TRG6 : g32r4xx_ddl_dac.h
• DDL_DAC_SAWTOOTH_WAVE_INCREMENT_TRIG_SOURCE_TRG7 : g32r4xx_ddl_dac.h
• DDL_DAC_SAWTOOTH_WAVE_RESET_TRIG_SOURCE_SOFTWARE : g32r4xx_ddl_dac.h
• DDL_DAC_SAWTOOTH_WAVE_RESET_TRIG_SOURCE_TRG1 : g32r4xx_ddl_dac.h
• DDL_DAC_SAWTOOTH_WAVE_RESET_TRIG_SOURCE_TRG2 : g32r4xx_ddl_dac.h
• DDL_DAC_SAWTOOTH_WAVE_RESET_TRIG_SOURCE_TRG3 : g32r4xx_ddl_dac.h
• DDL_DAC_SAWTOOTH_WAVE_RESET_TRIG_SOURCE_TRG4 : g32r4xx_ddl_dac.h
• DDL_DAC_SAWTOOTH_WAVE_RESET_TRIG_SOURCE_TRG5 : g32r4xx_ddl_dac.h
• DDL_DAC_SAWTOOTH_WAVE_RESET_TRIG_SOURCE_TRG6 : g32r4xx_ddl_dac.h
• DDL_DAC_SAWTOOTH_WAVE_RESET_TRIG_SOURCE_TRG7 : g32r4xx_ddl_dac.h
• DDL_DAC_TRG1 : g32r4xx_ddl_dac.h
• DDL_DAC_TRG2 : g32r4xx_ddl_dac.h
• DDL_DAC_TRG3 : g32r4xx_ddl_dac.h
• DDL_DAC_TRG4 : g32r4xx_ddl_dac.h
• DDL_DAC_TRG5 : g32r4xx_ddl_dac.h
• DDL_DAC_TRG6 : g32r4xx_ddl_dac.h
• DDL_DAC_TRG7 : g32r4xx_ddl_dac.h
• DDL_DAC_TRI_WAVE_AMPLITUDE_1 : g32r4xx_ddl_dac.h
• DDL_DAC_TRI_WAVE_AMPLITUDE_1023 : g32r4xx_ddl_dac.h
• DDL_DAC_TRI_WAVE_AMPLITUDE_127 : g32r4xx_ddl_dac.h
• DDL_DAC_TRI_WAVE_AMPLITUDE_15 : g32r4xx_ddl_dac.h
• DDL_DAC_TRI_WAVE_AMPLITUDE_255 : g32r4xx_ddl_dac.h
• DDL_DAC_TRI_WAVE_AMPLITUDE_3 : g32r4xx_ddl_dac.h
• DDL_DAC_TRI_WAVE_AMPLITUDE_31 : g32r4xx_ddl_dac.h
• DDL_DAC_TRI_WAVE_AMPLITUDE_511 : g32r4xx_ddl_dac.h
• DDL_DAC_TRI_WAVE_AMPLITUDE_63 : g32r4xx_ddl_dac.h
• DDL_DAC_TRI_WAVE_AMPLITUDE_7 : g32r4xx_ddl_dac.h
• DDL_DAC_WAVE_GENERATE_NOISE : g32r4xx_ddl_dac.h
• DDL_DAC_WAVE_GENERATE_NONE : g32r4xx_ddl_dac.h
• DDL_DAC_WAVE_GENERATE_SAWTOOTH : g32r4xx_ddl_dac.h
• DDL_DAC_WAVE_GENERATE_TRIANGLE : g32r4xx_ddl_dac.h
• DDL_DMA_CHANNEL_0 : g32r4xx_ddl_dma.h
• DDL_DMA_CHANNEL_1 : g32r4xx_ddl_dma.h
• DDL_DMA_CHANNEL_10 : g32r4xx_ddl_dma.h
• DDL_DMA_CHANNEL_11 : g32r4xx_ddl_dma.h
• DDL_DMA_CHANNEL_12 : g32r4xx_ddl_dma.h
• DDL_DMA_CHANNEL_13 : g32r4xx_ddl_dma.h
• DDL_DMA_CHANNEL_14 : g32r4xx_ddl_dma.h
• DDL_DMA_CHANNEL_15 : g32r4xx_ddl_dma.h
• DDL_DMA_CHANNEL_2 : g32r4xx_ddl_dma.h
• DDL_DMA_CHANNEL_3 : g32r4xx_ddl_dma.h
• DDL_DMA_CHANNEL_4 : g32r4xx_ddl_dma.h
• DDL_DMA_CHANNEL_5 : g32r4xx_ddl_dma.h
• DDL_DMA_CHANNEL_6 : g32r4xx_ddl_dma.h
• DDL_DMA_CHANNEL_7 : g32r4xx_ddl_dma.h
• DDL_DMA_CHANNEL_8 : g32r4xx_ddl_dma.h
• DDL_DMA_CHANNEL_9 : g32r4xx_ddl_dma.h
• DDL_DMA_CURRENTTARGETMEM0 : g32r4xx_ddl_dma.h
• DDL_DMA_CURRENTTARGETMEM1 : g32r4xx_ddl_dma.h
• DDL_DMA_DIRECTION_MEMORY_TO_MEMORY : g32r4xx_ddl_dma.h
• DDL_DMA_DIRECTION_MEMORY_TO_PERIPH : g32r4xx_ddl_dma.h
• DDL_DMA_DIRECTION_PERIPH_TO_MEMORY : g32r4xx_ddl_dma.h
• DDL_DMA_DOUBLEBUFFER_MODE_DISABLE : g32r4xx_ddl_dma.h
• DDL_DMA_DOUBLEBUFFER_MODE_ENABLE : g32r4xx_ddl_dma.h
• DDL_DMA_FIFOMODE_DISABLE : g32r4xx_ddl_dma.h
• DDL_DMA_FIFOMODE_ENABLE : g32r4xx_ddl_dma.h
• DDL_DMA_FIFOSTATUS_0_25 : g32r4xx_ddl_dma.h
• DDL_DMA_FIFOSTATUS_25_50 : g32r4xx_ddl_dma.h
• DDL_DMA_FIFOSTATUS_50_75 : g32r4xx_ddl_dma.h
• DDL_DMA_FIFOSTATUS_75_100 : g32r4xx_ddl_dma.h
• DDL_DMA_FIFOSTATUS_EMPTY : g32r4xx_ddl_dma.h
• DDL_DMA_FIFOSTATUS_FULL : g32r4xx_ddl_dma.h
• DDL_DMA_FIFOTHRESHOLD_1_2 : g32r4xx_ddl_dma.h
• DDL_DMA_FIFOTHRESHOLD_1_4 : g32r4xx_ddl_dma.h
• DDL_DMA_FIFOTHRESHOLD_3_4 : g32r4xx_ddl_dma.h
• DDL_DMA_FIFOTHRESHOLD_FULL : g32r4xx_ddl_dma.h
• DDL_DMA_MBURST_INC16 : g32r4xx_ddl_dma.h
• DDL_DMA_MBURST_INC4 : g32r4xx_ddl_dma.h
• DDL_DMA_MBURST_INC8 : g32r4xx_ddl_dma.h
• DDL_DMA_MBURST_SINGLE : g32r4xx_ddl_dma.h
• DDL_DMA_MDATAALIGN_BYTE : g32r4xx_ddl_dma.h
• DDL_DMA_MDATAALIGN_HALFWORD : g32r4xx_ddl_dma.h
• DDL_DMA_MDATAALIGN_WORD : g32r4xx_ddl_dma.h
• DDL_DMA_MEMORY_INCREMENT : g32r4xx_ddl_dma.h
• DDL_DMA_MEMORY_NOINCREMENT : g32r4xx_ddl_dma.h
• DDL_DMA_MODE_CIRCULAR : g32r4xx_ddl_dma.h
• DDL_DMA_MODE_NORMAL : g32r4xx_ddl_dma.h
• DDL_DMA_MODE_PFCTRL : g32r4xx_ddl_dma.h
• DDL_DMA_OFFSETSIZE_FIXEDTO4 : g32r4xx_ddl_dma.h
• DDL_DMA_OFFSETSIZE_PSIZE : g32r4xx_ddl_dma.h
• DDL_DMA_PBURST_INC16 : g32r4xx_ddl_dma.h
• DDL_DMA_PBURST_INC4 : g32r4xx_ddl_dma.h
• DDL_DMA_PBURST_INC8 : g32r4xx_ddl_dma.h
• DDL_DMA_PBURST_SINGLE : g32r4xx_ddl_dma.h
• DDL_DMA_PDATAALIGN_BYTE : g32r4xx_ddl_dma.h
• DDL_DMA_PDATAALIGN_HALFWORD : g32r4xx_ddl_dma.h
• DDL_DMA_PDATAALIGN_WORD : g32r4xx_ddl_dma.h
• DDL_DMA_PERIPH_INCREMENT : g32r4xx_ddl_dma.h
• DDL_DMA_PERIPH_NOINCREMENT : g32r4xx_ddl_dma.h
• DDL_DMA_PRIORITY_HIGH : g32r4xx_ddl_dma.h
• DDL_DMA_PRIORITY_LOW : g32r4xx_ddl_dma.h
• DDL_DMA_PRIORITY_MEDIUM : g32r4xx_ddl_dma.h
• DDL_DMA_PRIORITY_VERYHIGH : g32r4xx_ddl_dma.h
• DDL_DMA_ReadReg : g32r4xx_ddl_dma.h
• DDL_DMA_STREAM_0 : g32r4xx_ddl_dma.h
• DDL_DMA_STREAM_1 : g32r4xx_ddl_dma.h
• DDL_DMA_STREAM_2 : g32r4xx_ddl_dma.h
• DDL_DMA_STREAM_3 : g32r4xx_ddl_dma.h
• DDL_DMA_STREAM_4 : g32r4xx_ddl_dma.h
• DDL_DMA_STREAM_5 : g32r4xx_ddl_dma.h
• DDL_DMA_STREAM_6 : g32r4xx_ddl_dma.h
• DDL_DMA_STREAM_7 : g32r4xx_ddl_dma.h
• DDL_DMA_STREAM_ALL : g32r4xx_ddl_dma.h
• DDL_DMA_WriteReg : g32r4xx_ddl_dma.h
• DDL_EINT_LINE_0 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_1 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_10 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_11 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_12 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_13 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_14 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_15 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_16 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_17 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_18 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_19 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_2 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_20 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_21 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_22 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_23 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_24 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_25 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_26 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_27 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_28 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_29 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_3 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_30 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_31 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_4 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_5 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_6 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_7 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_8 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_9 : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_ALL : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_NONE : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_SOURCE_GPIOA : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_SOURCE_GPIOB : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_SOURCE_GPIOC : g32r4xx_ddl_eint.h
• DDL_EINT_LINE_SOURCE_GPIOD : g32r4xx_ddl_eint.h
• DDL_EINT_MODE_EVENT : g32r4xx_ddl_eint.h
• DDL_EINT_MODE_IT : g32r4xx_ddl_eint.h
• DDL_EINT_MODE_IT_EVENT : g32r4xx_ddl_eint.h
• DDL_EINT_ReadReg : g32r4xx_ddl_eint.h
• DDL_EINT_TRIGGER_FALLING : g32r4xx_ddl_eint.h
• DDL_EINT_TRIGGER_NONE : g32r4xx_ddl_eint.h
• DDL_EINT_TRIGGER_RISING : g32r4xx_ddl_eint.h
• DDL_EINT_TRIGGER_RISING_FALLING : g32r4xx_ddl_eint.h
• DDL_EINT_WriteReg : g32r4xx_ddl_eint.h
• DDL_FLASH_ADC_TRIM_HARDWARE : g32r4xx_ddl_flash.h
• DDL_FLASH_ADC_TRIM_SOFTWARE : g32r4xx_ddl_flash.h
• DDL_FLASH_CACHE_PRELOAD_DISABLE : g32r4xx_ddl_flash.h
• DDL_FLASH_CACHE_PRELOAD_ENABLE : g32r4xx_ddl_flash.h
• DDL_FLASH_IWDT_ENABLE_HARDWARE : g32r4xx_ddl_flash.h
• DDL_FLASH_IWDT_ENABLE_SOFTWARE : g32r4xx_ddl_flash.h
• DDL_FLASH_NMI_DISABLE : g32r4xx_ddl_flash.h
• DDL_FLASH_NMI_ENABLE : g32r4xx_ddl_flash.h
• DDL_FLASH_READ_PROTECTION_LEVEL_0 : g32r4xx_ddl_flash.h
• DDL_FLASH_READ_PROTECTION_LEVEL_1 : g32r4xx_ddl_flash.h
• DDL_FLASH_READ_PROTECTION_LEVEL_2 : g32r4xx_ddl_flash.h
• DDL_FLASH_SECTOR_0_31 : g32r4xx_ddl_flash.h
• DDL_FLASH_SECTOR_128_159 : g32r4xx_ddl_flash.h
• DDL_FLASH_SECTOR_160_191 : g32r4xx_ddl_flash.h
• DDL_FLASH_SECTOR_192_223 : g32r4xx_ddl_flash.h
• DDL_FLASH_SECTOR_224_255 : g32r4xx_ddl_flash.h
• DDL_FLASH_SECTOR_32_63 : g32r4xx_ddl_flash.h
• DDL_FLASH_SECTOR_64_95 : g32r4xx_ddl_flash.h
• DDL_FLASH_SECTOR_96_127 : g32r4xx_ddl_flash.h
• DDL_FLASH_SECTOR_NONE : g32r4xx_ddl_flash.h
• DDL_FLASH_TIMEOUT_VALUE : g32r4xx_ddl_flash.c
• DDL_FLASH_WRITE_PROTECTION_DISABLE : g32r4xx_ddl_flash.h
• DDL_FLASH_WRITE_PROTECTION_ENABLE : g32r4xx_ddl_flash.h
• DDL_FLASH_WWDT_ENABLE_HARDWARE : g32r4xx_ddl_flash.h
• DDL_FLASH_WWDT_ENABLE_SOFTWARE : g32r4xx_ddl_flash.h
• DDL_GPIO_ADC3_SWR_PIN_B : g32r4xx_ddl_gpio.c
• DDL_GPIO_ADC3_SWR_PIN_C : g32r4xx_ddl_gpio.c
• DDL_GPIO_ADC3_SWR_PIN_D : g32r4xx_ddl_gpio.c
• DDL_GPIO_AF_0 : g32r4xx_ddl_gpio.h
• DDL_GPIO_AF_1 : g32r4xx_ddl_gpio.h
• DDL_GPIO_AF_2 : g32r4xx_ddl_gpio.h
• DDL_GPIO_AF_3 : g32r4xx_ddl_gpio.h
• DDL_GPIO_Locate16BitReg : g32r4xx_ddl_gpio.h
• DDL_GPIO_Locate32BitReg : g32r4xx_ddl_gpio.h
• DDL_GPIO_MODE_ALTERNATE : g32r4xx_ddl_gpio.h
• DDL_GPIO_MODE_ANALOG : g32r4xx_ddl_gpio.h
• DDL_GPIO_MODE_INPUT : g32r4xx_ddl_gpio.h
• DDL_GPIO_MODE_OUTPUT : g32r4xx_ddl_gpio.h
• DDL_GPIO_OUTPUT_OPENDRAIN : g32r4xx_ddl_gpio.h
• DDL_GPIO_OUTPUT_PUSHPULL : g32r4xx_ddl_gpio.h
• DDL_GPIO_PIN_0 : g32r4xx_ddl_gpio.h
• DDL_GPIO_PIN_0_5 : g32r4xx_ddl_gpio.c
• DDL_GPIO_PIN_1 : g32r4xx_ddl_gpio.h
• DDL_GPIO_PIN_10 : g32r4xx_ddl_gpio.h
• DDL_GPIO_PIN_11 : g32r4xx_ddl_gpio.h
• DDL_GPIO_PIN_12 : g32r4xx_ddl_gpio.h
• DDL_GPIO_PIN_13 : g32r4xx_ddl_gpio.h
• DDL_GPIO_PIN_14 : g32r4xx_ddl_gpio.h
• DDL_GPIO_PIN_15 : g32r4xx_ddl_gpio.h
• DDL_GPIO_PIN_2 : g32r4xx_ddl_gpio.h
• DDL_GPIO_PIN_3 : g32r4xx_ddl_gpio.h
• DDL_GPIO_PIN_4 : g32r4xx_ddl_gpio.h
• DDL_GPIO_PIN_5 : g32r4xx_ddl_gpio.h
• DDL_GPIO_PIN_6 : g32r4xx_ddl_gpio.h
• DDL_GPIO_PIN_7 : g32r4xx_ddl_gpio.h
• DDL_GPIO_PIN_8 : g32r4xx_ddl_gpio.h
• DDL_GPIO_PIN_9 : g32r4xx_ddl_gpio.h
• DDL_GPIO_PIN_ALL : g32r4xx_ddl_gpio.h
• DDL_GPIO_PULL_DOWN : g32r4xx_ddl_gpio.h
• DDL_GPIO_PULL_NO : g32r4xx_ddl_gpio.h
• DDL_GPIO_PULL_UP : g32r4xx_ddl_gpio.h
• DDL_GPIO_ReadReg : g32r4xx_ddl_gpio.h
• DDL_GPIO_SPECIAL_PIN_TYPE_ANALOG_3V3_INPUT_OUTPUT : g32r4xx_ddl_gpio.h
• DDL_GPIO_SPECIAL_PIN_TYPE_DIGITAL_5V_INPUT : g32r4xx_ddl_gpio.h
• DDL_GPIO_SPEED_FREQ_HIGH : g32r4xx_ddl_gpio.h
• DDL_GPIO_SPEED_FREQ_LOW : g32r4xx_ddl_gpio.h
• DDL_GPIO_SPEED_FREQ_MEDIUM : g32r4xx_ddl_gpio.h
• DDL_GPIO_WriteReg : g32r4xx_ddl_gpio.h
• DDL_HANDLER_FAULT_BUS : g32r4xx_ddl_cortex.h
• DDL_HANDLER_FAULT_MEM : g32r4xx_ddl_cortex.h
• DDL_HANDLER_FAULT_USG : g32r4xx_ddl_cortex.h
• DDL_I2C_ACK : g32r4xx_ddl_i2c.h
• DDL_I2C_ANALOGFILTER_DISABLE : g32r4xx_ddl_i2c.h
• DDL_I2C_ANALOGFILTER_ENABLE : g32r4xx_ddl_i2c.h
• DDL_I2C_CLOCK_SPEED_FAST_MODE : g32r4xx_ddl_i2c.h
• DDL_I2C_CLOCK_SPEED_STANDARD_MODE : g32r4xx_ddl_i2c.h
• DDL_I2C_CTRL2_BUFIEN : g32r4xx_ddl_i2c.h
• DDL_I2C_CTRL2_ERRIEN : g32r4xx_ddl_i2c.h
• DDL_I2C_CTRL2_EVIEN : g32r4xx_ddl_i2c.h
• DDL_I2C_DIRECTION_READ : g32r4xx_ddl_i2c.h
• DDL_I2C_DIRECTION_WRITE : g32r4xx_ddl_i2c.h
• DDL_I2C_DUTYCYCLE_16_9 : g32r4xx_ddl_i2c.h
• DDL_I2C_DUTYCYCLE_2 : g32r4xx_ddl_i2c.h
• DDL_I2C_EVENT_MASTER_BYTE_RECEIVED : g32r4xx_ddl_i2c.h
• DDL_I2C_EVENT_MASTER_BYTE_TRANSMITTED : g32r4xx_ddl_i2c.h
• DDL_I2C_EVENT_MASTER_BYTE_TRANSMITTING : g32r4xx_ddl_i2c.h
• DDL_I2C_EVENT_MASTER_MODE_ADDRESS10 : g32r4xx_ddl_i2c.h
• DDL_I2C_EVENT_MASTER_MODE_SELECT : g32r4xx_ddl_i2c.h
• DDL_I2C_EVENT_MASTER_RECEIVER_MODE_SELECTED : g32r4xx_ddl_i2c.h
• DDL_I2C_EVENT_MASTER_TRANSMITTER_MODE_SELECTED : g32r4xx_ddl_i2c.h
• DDL_I2C_EVENT_SLAVE_ACK_FAILURE : g32r4xx_ddl_i2c.h
• DDL_I2C_EVENT_SLAVE_BYTE_RECEIVED : g32r4xx_ddl_i2c.h
• DDL_I2C_EVENT_SLAVE_BYTE_RECEIVED1 : g32r4xx_ddl_i2c.h
• DDL_I2C_EVENT_SLAVE_BYTE_RECEIVED2 : g32r4xx_ddl_i2c.h
• DDL_I2C_EVENT_SLAVE_BYTE_TRANSMITTED : g32r4xx_ddl_i2c.h
• DDL_I2C_EVENT_SLAVE_BYTE_TRANSMITTED1 : g32r4xx_ddl_i2c.h
• DDL_I2C_EVENT_SLAVE_BYTE_TRANSMITTED2 : g32r4xx_ddl_i2c.h
• DDL_I2C_EVENT_SLAVE_BYTE_TRANSMITTING : g32r4xx_ddl_i2c.h
• DDL_I2C_EVENT_SLAVE_GENERALCALLADDRESS_MATCHED : g32r4xx_ddl_i2c.h
• DDL_I2C_EVENT_SLAVE_RECEIVER_ADDRESS_MATCHED : g32r4xx_ddl_i2c.h
• DDL_I2C_EVENT_SLAVE_RECEIVER_SECONDADDRESS_MATCHED : g32r4xx_ddl_i2c.h
• DDL_I2C_EVENT_SLAVE_STOP_DETECTED : g32r4xx_ddl_i2c.h
• DDL_I2C_EVENT_SLAVE_TRANSMITTER_ADDRESS_MATCHED : g32r4xx_ddl_i2c.h
• DDL_I2C_EVENT_SLAVE_TRANSMITTER_SECONDADDRESS_MATCHED : g32r4xx_ddl_i2c.h
• DDL_I2C_MAX_SPEED_FAST : g32r4xx_ddl_i2c.h
• DDL_I2C_MAX_SPEED_STANDARD : g32r4xx_ddl_i2c.h
• DDL_I2C_MODE_I2C : g32r4xx_ddl_i2c.h
• DDL_I2C_MODE_SMBUS_DEVICE : g32r4xx_ddl_i2c.h
• DDL_I2C_MODE_SMBUS_DEVICE_ARP : g32r4xx_ddl_i2c.h
• DDL_I2C_MODE_SMBUS_HOST : g32r4xx_ddl_i2c.h
• DDL_I2C_NACK : g32r4xx_ddl_i2c.h
• DDL_I2C_OWNADDRESS1_10BIT : g32r4xx_ddl_i2c.h
• DDL_I2C_OWNADDRESS1_7BIT : g32r4xx_ddl_i2c.h
• DDL_I2C_ReadReg : g32r4xx_ddl_i2c.h
• DDL_I2C_STS1_ADDR10FLG : g32r4xx_ddl_i2c.h
• DDL_I2C_STS1_ADDRFLG : g32r4xx_ddl_i2c.h
• DDL_I2C_STS1_AEFLG : g32r4xx_ddl_i2c.h
• DDL_I2C_STS1_ALFLG : g32r4xx_ddl_i2c.h
• DDL_I2C_STS1_BERRFLG : g32r4xx_ddl_i2c.h
• DDL_I2C_STS1_BTCFLG : g32r4xx_ddl_i2c.h
• DDL_I2C_STS1_OVRURFLG : g32r4xx_ddl_i2c.h
• DDL_I2C_STS1_PECEFLG : g32r4xx_ddl_i2c.h
• DDL_I2C_STS1_RXBNEFLG : g32r4xx_ddl_i2c.h
• DDL_I2C_STS1_SMALERT : g32r4xx_ddl_i2c.h
• DDL_I2C_STS1_STARTFLG : g32r4xx_ddl_i2c.h
• DDL_I2C_STS1_STOPFLG : g32r4xx_ddl_i2c.h
• DDL_I2C_STS1_TTEFLG : g32r4xx_ddl_i2c.h
• DDL_I2C_STS1_TXBEFLG : g32r4xx_ddl_i2c.h
• DDL_I2C_STS2_BUSBSYFLG : g32r4xx_ddl_i2c.h
• DDL_I2C_STS2_DUALADDRFLG : g32r4xx_ddl_i2c.h
• DDL_I2C_STS2_GENCALLFLG : g32r4xx_ddl_i2c.h
• DDL_I2C_STS2_MSFLG : g32r4xx_ddl_i2c.h
• DDL_I2C_STS2_SMBDADDRFLG : g32r4xx_ddl_i2c.h
• DDL_I2C_STS2_SMMHADDR : g32r4xx_ddl_i2c.h
• DDL_I2C_STS2_TRFLG : g32r4xx_ddl_i2c.h
• DDL_I2C_WriteReg : g32r4xx_ddl_i2c.h
• DDL_IWDT_KEY_ENABLE : g32r4xx_ddl_iwdt.h
• DDL_IWDT_KEY_RELOAD : g32r4xx_ddl_iwdt.h
• DDL_IWDT_KEY_WR_ACCESS_DISABLE : g32r4xx_ddl_iwdt.h
• DDL_IWDT_KEY_WR_ACCESS_ENABLE : g32r4xx_ddl_iwdt.h
• DDL_IWDT_PSC_128 : g32r4xx_ddl_iwdt.h
• DDL_IWDT_PSC_16 : g32r4xx_ddl_iwdt.h
• DDL_IWDT_PSC_256 : g32r4xx_ddl_iwdt.h
• DDL_IWDT_PSC_32 : g32r4xx_ddl_iwdt.h
• DDL_IWDT_PSC_4 : g32r4xx_ddl_iwdt.h
• DDL_IWDT_PSC_64 : g32r4xx_ddl_iwdt.h
• DDL_IWDT_PSC_8 : g32r4xx_ddl_iwdt.h
• DDL_IWDT_ReadReg : g32r4xx_ddl_iwdt.h
• DDL_IWDT_STS_CNTUFLG : g32r4xx_ddl_iwdt.h
• DDL_IWDT_STS_PSCUFLG : g32r4xx_ddl_iwdt.h
• DDL_IWDT_WriteReg : g32r4xx_ddl_iwdt.h
• DDL_LPTMR_INT_WKEN : g32r4xx_ddl_lptmr.h
• DDL_LPTMR_ReadReg : g32r4xx_ddl_lptmr.h
• DDL_LPTMR_STS_PUF : g32r4xx_ddl_lptmr.h
• DDL_LPTMR_STS_RUF : g32r4xx_ddl_lptmr.h
• DDL_LPTMR_STS_WKF : g32r4xx_ddl_lptmr.h
• DDL_LPTMR_WriteReg : g32r4xx_ddl_lptmr.h
• DDL_NVIC_PRIORITY_GROUP_0 : g32r4xx_ddl_nvic.h
• DDL_NVIC_PRIORITY_GROUP_1 : g32r4xx_ddl_nvic.h
• DDL_NVIC_PRIORITY_GROUP_2 : g32r4xx_ddl_nvic.h
• DDL_NVIC_PRIORITY_GROUP_3 : g32r4xx_ddl_nvic.h
• DDL_NVIC_PRIORITY_GROUP_4 : g32r4xx_ddl_nvic.h
• DDL_NVIC_VECT_TAB_FLASH : g32r4xx_ddl_nvic.h
• DDL_NVIC_VECT_TAB_RAM : g32r4xx_ddl_nvic.h
• DDL_PMU_EVS_FILTER_2LSICLK : g32r4xx_ddl_pmu.h
• DDL_PMU_EVS_FILTER_4LSICLK : g32r4xx_ddl_pmu.h
• DDL_PMU_EVS_FILTER_8LSICLK : g32r4xx_ddl_pmu.h
• DDL_PMU_EVS_FILTER_NONE : g32r4xx_ddl_pmu.h
• DDL_PMU_ReadReg : g32r4xx_ddl_pmu.h
• DDL_PMU_STANDBY_PINMODE_ANALOG : g32r4xx_ddl_pmu.h
• DDL_PMU_STANDBY_PINMODE_PD : g32r4xx_ddl_pmu.h
• DDL_PMU_STANDBY_PINMODE_PU : g32r4xx_ddl_pmu.h
• DDL_PMU_WAKEUP_PIN1 : g32r4xx_ddl_pmu.h
• DDL_PMU_WAKEUP_PIN2 : g32r4xx_ddl_pmu.h
• DDL_PMU_WAKEUP_PIN3 : g32r4xx_ddl_pmu.h
• DDL_PMU_WAKEUP_PIN4 : g32r4xx_ddl_pmu.h
• DDL_PMU_WAKEUP_PIN_POLARITY_FALLING : g32r4xx_ddl_pmu.h
• DDL_PMU_WAKEUP_PIN_POLARITY_RISING : g32r4xx_ddl_pmu.h
• DDL_PMU_WAKEUP_PIN_POLARITY_RISING_AND_FALLING : g32r4xx_ddl_pmu.h
• DDL_PMU_WriteReg : g32r4xx_ddl_pmu.h
• DDL_RCM_ADC12ACLK_DIV_16 : g32r4xx_ddl_rcm.h
• DDL_RCM_ADC12ACLK_DIV_32 : g32r4xx_ddl_rcm.h
• DDL_RCM_ADC12ACLK_DIV_4 : g32r4xx_ddl_rcm.h
• DDL_RCM_ADC12ACLK_DIV_8 : g32r4xx_ddl_rcm.h
• DDL_RCM_ADC16ACLK_DIV_12 : g32r4xx_ddl_rcm.h
• DDL_RCM_ADC16ACLK_DIV_24 : g32r4xx_ddl_rcm.h
• DDL_RCM_ADC16ACLK_DIV_6 : g32r4xx_ddl_rcm.h
• DDL_RCM_ADCACLK_PLL : g32r4xx_ddl_rcm.h
• DDL_RCM_ADCACLK_SYSCLK : g32r4xx_ddl_rcm.h
• DDL_RCM_AHB_DIV_1 : g32r4xx_ddl_rcm.h
• DDL_RCM_AHB_DIV_128 : g32r4xx_ddl_rcm.h
• DDL_RCM_AHB_DIV_16 : g32r4xx_ddl_rcm.h
• DDL_RCM_AHB_DIV_2 : g32r4xx_ddl_rcm.h
• DDL_RCM_AHB_DIV_256 : g32r4xx_ddl_rcm.h
• DDL_RCM_AHB_DIV_32 : g32r4xx_ddl_rcm.h
• DDL_RCM_AHB_DIV_4 : g32r4xx_ddl_rcm.h
• DDL_RCM_AHB_DIV_64 : g32r4xx_ddl_rcm.h
• DDL_RCM_AHB_DIV_8 : g32r4xx_ddl_rcm.h
• DDL_RCM_AHB_PERIPHERAL_ADC1 : g32r4xx_ddl_rcm.h
• DDL_RCM_AHB_PERIPHERAL_ADC2 : g32r4xx_ddl_rcm.h
• DDL_RCM_AHB_PERIPHERAL_ADC3 : g32r4xx_ddl_rcm.h
• DDL_RCM_AHB_PERIPHERAL_DMA : g32r4xx_ddl_rcm.h
• DDL_RCM_AHB_PERIPHERAL_FLASH : g32r4xx_ddl_rcm.h
• DDL_RCM_AHB_PERIPHERAL_GPIO : g32r4xx_ddl_rcm.h
• DDL_RCM_AHB_PERIPHERAL_ROM : g32r4xx_ddl_rcm.h
• DDL_RCM_AHB_RESET_ADC1 : g32r4xx_ddl_rcm.h
• DDL_RCM_AHB_RESET_ADC2 : g32r4xx_ddl_rcm.h
• DDL_RCM_AHB_RESET_ADC3 : g32r4xx_ddl_rcm.h
• DDL_RCM_AHB_RESET_DMA : g32r4xx_ddl_rcm.h
• DDL_RCM_AHB_RESET_FLASH : g32r4xx_ddl_rcm.h
• DDL_RCM_AHB_RESET_GPIO : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_DIV_1 : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_DIV_16 : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_DIV_2 : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_DIV_4 : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_DIV_8 : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_PERIPHERAL_BKP : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_PERIPHERAL_COMP : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_PERIPHERAL_DAC1 : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_PERIPHERAL_DAC2 : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_PERIPHERAL_EINT : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_PERIPHERAL_I2C : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_PERIPHERAL_SPI : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_PERIPHERAL_TMR1 : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_PERIPHERAL_TMR2 : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_PERIPHERAL_TMR3 : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_PERIPHERAL_TMR4 : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_PERIPHERAL_TS : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_PERIPHERAL_USART1 : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_PERIPHERAL_USART2 : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_PERIPHERAL_WWDT : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_RESET_COMP : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_RESET_DAC1 : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_RESET_DAC2 : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_RESET_EINT : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_RESET_I2C : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_RESET_SPI : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_RESET_TMR1 : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_RESET_TMR2 : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_RESET_TMR3 : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_RESET_TMR4 : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_RESET_TS : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_RESET_USART1 : g32r4xx_ddl_rcm.h
• DDL_RCM_APB_RESET_USART2 : g32r4xx_ddl_rcm.h
• DDL_RCM_INT_HSECSSEN : g32r4xx_ddl_rcm.h
• DDL_RCM_INT_HSECSSFLG : g32r4xx_ddl_rcm.h
• DDL_RCM_INT_HSERDYEN : g32r4xx_ddl_rcm.h
• DDL_RCM_INT_HSERDYFLG : g32r4xx_ddl_rcm.h
• DDL_RCM_INT_HSIRDYEN : g32r4xx_ddl_rcm.h
• DDL_RCM_INT_HSIRDYFLG : g32r4xx_ddl_rcm.h
• DDL_RCM_INT_LSECSSEN : g32r4xx_ddl_rcm.h
• DDL_RCM_INT_LSECSSFLG : g32r4xx_ddl_rcm.h
• DDL_RCM_INT_LSERDYEN : g32r4xx_ddl_rcm.h
• DDL_RCM_INT_LSERDYFLG : g32r4xx_ddl_rcm.h
• DDL_RCM_INT_LSIRDYEN : g32r4xx_ddl_rcm.h
• DDL_RCM_INT_LSIRDYFLG : g32r4xx_ddl_rcm.h
• DDL_RCM_INT_PLLRDYEN : g32r4xx_ddl_rcm.h
• DDL_RCM_INT_PLLRDYFLG : g32r4xx_ddl_rcm.h
• DDL_RCM_LOWPOWER_SRAM_NO_RESET : g32r4xx_ddl_rcm.h
• DDL_RCM_LOWPOWER_SRAM_RESET : g32r4xx_ddl_rcm.h
• DDL_RCM_LOWPOWER_STANDBY : g32r4xx_ddl_rcm.h
• DDL_RCM_LOWPOWER_STOP : g32r4xx_ddl_rcm.h
• DDL_RCM_LSE_DRIVE_HIGH : g32r4xx_ddl_rcm.h
• DDL_RCM_LSE_DRIVE_LOW : g32r4xx_ddl_rcm.h
• DDL_RCM_MCO_DIV_1 : g32r4xx_ddl_rcm.h
• DDL_RCM_MCO_DIV_16 : g32r4xx_ddl_rcm.h
• DDL_RCM_MCO_DIV_2 : g32r4xx_ddl_rcm.h
• DDL_RCM_MCO_DIV_4 : g32r4xx_ddl_rcm.h
• DDL_RCM_MCO_DIV_8 : g32r4xx_ddl_rcm.h
• DDL_RCM_MCOSOURCE_HSE : g32r4xx_ddl_rcm.h
• DDL_RCM_MCOSOURCE_HSI : g32r4xx_ddl_rcm.h
• DDL_RCM_MCOSOURCE_LSE : g32r4xx_ddl_rcm.h
• DDL_RCM_MCOSOURCE_LSI : g32r4xx_ddl_rcm.h
• DDL_RCM_MCOSOURCE_PLL : g32r4xx_ddl_rcm.h
• DDL_RCM_MCOSOURCE_SYSCLK : g32r4xx_ddl_rcm.h
• DDL_RCM_PERIPH_FREQUENCY_NA : g32r4xx_ddl_rcm.h
• DDL_RCM_PERIPH_FREQUENCY_NO : g32r4xx_ddl_rcm.h
• DDL_RCM_PLL_CLKSOURCE_HSE : g32r4xx_ddl_rcm.h
• DDL_RCM_PLL_CLKSOURCE_HSI : g32r4xx_ddl_rcm.h
• DDL_RCM_PLL_CLKSOURCE_NONE : g32r4xx_ddl_rcm.h
• DDL_RCM_PLL_DIV1 : g32r4xx_ddl_rcm.h
• DDL_RCM_PLL_DIV10 : g32r4xx_ddl_rcm.h
• DDL_RCM_PLL_DIV11 : g32r4xx_ddl_rcm.h
• DDL_RCM_PLL_DIV12 : g32r4xx_ddl_rcm.h
• DDL_RCM_PLL_DIV13 : g32r4xx_ddl_rcm.h
• DDL_RCM_PLL_DIV14 : g32r4xx_ddl_rcm.h
• DDL_RCM_PLL_DIV15 : g32r4xx_ddl_rcm.h
• DDL_RCM_PLL_DIV2 : g32r4xx_ddl_rcm.h
• DDL_RCM_PLL_DIV3 : g32r4xx_ddl_rcm.h
• DDL_RCM_PLL_DIV4 : g32r4xx_ddl_rcm.h
• DDL_RCM_PLL_DIV5 : g32r4xx_ddl_rcm.h
• DDL_RCM_PLL_DIV6 : g32r4xx_ddl_rcm.h
• DDL_RCM_PLL_DIV7 : g32r4xx_ddl_rcm.h
• DDL_RCM_PLL_DIV8 : g32r4xx_ddl_rcm.h
• DDL_RCM_PLL_DIV9 : g32r4xx_ddl_rcm.h
• DDL_RCM_PLL_INTERCLK_OUTPUTSOURCE_CLKREF : g32r4xx_ddl_rcm.h
• DDL_RCM_PLL_INTERCLK_OUTPUTSOURCE_FBK : g32r4xx_ddl_rcm.h
• DDL_RCM_PLL_INTERCLK_OUTPUTSOURCE_FBK_DIV2 : g32r4xx_ddl_rcm.h
• DDL_RCM_PLL_INTERCLK_OUTPUTSOURCE_NONE : g32r4xx_ddl_rcm.h
• DDL_RCM_ReadReg : g32r4xx_ddl_rcm.h
• DDL_RCM_RSTCSR_IWDTRSTFLG : g32r4xx_ddl_rcm.h
• DDL_RCM_RSTCSR_OPRSTFLG : g32r4xx_ddl_rcm.h
• DDL_RCM_RSTCSR_PINRSTFLG : g32r4xx_ddl_rcm.h
• DDL_RCM_RSTCSR_PORRSTFLG : g32r4xx_ddl_rcm.h
• DDL_RCM_RSTCSR_SFTRSTFLG : g32r4xx_ddl_rcm.h
• DDL_RCM_RSTCSR_WWDTRSTFLG : g32r4xx_ddl_rcm.h
• DDL_RCM_SYS_CLKSOURCE_HSE : g32r4xx_ddl_rcm.h
• DDL_RCM_SYS_CLKSOURCE_HSI : g32r4xx_ddl_rcm.h
• DDL_RCM_SYS_CLKSOURCE_PLL : g32r4xx_ddl_rcm.h
• DDL_RCM_TIMEOUT_VALUE : g32r4xx_ddl_rcm.c
• DDL_RCM_WriteReg : g32r4xx_ddl_rcm.h
• DDL_RTC_CALIB_OUTPUT_NONE : g32r4xx_ddl_rtc.h
• DDL_RTC_CLOCK_SOURCE_HSE_DIV_32 : g32r4xx_ddl_rtc.h
• DDL_RTC_CLOCK_SOURCE_LSE : g32r4xx_ddl_rtc.h
• DDL_RTC_CLOCK_SOURCE_LSI : g32r4xx_ddl_rtc.h
• DDL_RTC_CLOCK_SOURCE_NONE : g32r4xx_ddl_rtc.h
• DDL_RTC_ReadReg : g32r4xx_ddl_rtc.h
• DDL_RTC_WriteReg : g32r4xx_ddl_rtc.h
• DDL_SPI_BAUDRATEPRESCALER_DIV128 : g32r4xx_ddl_spi.h
• DDL_SPI_BAUDRATEPRESCALER_DIV16 : g32r4xx_ddl_spi.h
• DDL_SPI_BAUDRATEPRESCALER_DIV2 : g32r4xx_ddl_spi.h
• DDL_SPI_BAUDRATEPRESCALER_DIV256 : g32r4xx_ddl_spi.h
• DDL_SPI_BAUDRATEPRESCALER_DIV32 : g32r4xx_ddl_spi.h
• DDL_SPI_BAUDRATEPRESCALER_DIV4 : g32r4xx_ddl_spi.h
• DDL_SPI_BAUDRATEPRESCALER_DIV64 : g32r4xx_ddl_spi.h
• DDL_SPI_BAUDRATEPRESCALER_DIV8 : g32r4xx_ddl_spi.h
• DDL_SPI_CRCCALCULATION_DISABLE : g32r4xx_ddl_spi.h
• DDL_SPI_CRCCALCULATION_ENABLE : g32r4xx_ddl_spi.h
• DDL_SPI_CTRL2_ERRIEN : g32r4xx_ddl_spi.h
• DDL_SPI_CTRL2_RXBNEIEN : g32r4xx_ddl_spi.h
• DDL_SPI_CTRL2_TXBEIEN : g32r4xx_ddl_spi.h
• DDL_SPI_DATAWIDTH_16BIT : g32r4xx_ddl_spi.h
• DDL_SPI_DATAWIDTH_8BIT : g32r4xx_ddl_spi.h
• DDL_SPI_FULL_DUPLEX : g32r4xx_ddl_spi.h
• DDL_SPI_HALF_DUPLEX_RX : g32r4xx_ddl_spi.h
• DDL_SPI_HALF_DUPLEX_TX : g32r4xx_ddl_spi.h
• DDL_SPI_LSB_FIRST : g32r4xx_ddl_spi.h
• DDL_SPI_MODE_MASTER : g32r4xx_ddl_spi.h
• DDL_SPI_MODE_SLAVE : g32r4xx_ddl_spi.h
• DDL_SPI_MSB_FIRST : g32r4xx_ddl_spi.h
• DDL_SPI_NSS_HARD_INPUT : g32r4xx_ddl_spi.h
• DDL_SPI_NSS_HARD_OUTPUT : g32r4xx_ddl_spi.h
• DDL_SPI_NSS_SOFT : g32r4xx_ddl_spi.h
• DDL_SPI_PHASE_1EDGE : g32r4xx_ddl_spi.h
• DDL_SPI_PHASE_2EDGE : g32r4xx_ddl_spi.h
• DDL_SPI_POLARITY_HIGH : g32r4xx_ddl_spi.h
• DDL_SPI_POLARITY_LOW : g32r4xx_ddl_spi.h
• DDL_SPI_PROTOCOL_MOTOROLA : g32r4xx_ddl_spi.h
• DDL_SPI_PROTOCOL_TI : g32r4xx_ddl_spi.h
• DDL_SPI_ReadReg : g32r4xx_ddl_spi.h
• DDL_SPI_SIMPLEX_RX : g32r4xx_ddl_spi.h
• DDL_SPI_STS_BSYFLG : g32r4xx_ddl_spi.h
• DDL_SPI_STS_CRCEFLG : g32r4xx_ddl_spi.h
• DDL_SPI_STS_FREFLG : g32r4xx_ddl_spi.h
• DDL_SPI_STS_MEFLG : g32r4xx_ddl_spi.h
• DDL_SPI_STS_OVRFLG : g32r4xx_ddl_spi.h
• DDL_SPI_STS_RXBNEFLG : g32r4xx_ddl_spi.h
• DDL_SPI_STS_TXBEFLG : g32r4xx_ddl_spi.h
• DDL_SPI_WriteReg : g32r4xx_ddl_spi.h
• DDL_SYSTICK_CLK_SOURCE_HCLK : g32r4xx_ddl_nvic.h
• DDL_SYSTICK_CLK_SOURCE_HCLK_DIV8 : g32r4xx_ddl_nvic.h
• DDL_SYSTICK_CLKSOURCE_HCLK : g32r4xx_ddl_cortex.h
• DDL_SYSTICK_CLKSOURCE_HCLK_DIV8 : g32r4xx_ddl_cortex.h
• DDL_TMR_ACTIVEINPUT_DIRECTTI : g32r4xx_ddl_tmr.h
• DDL_TMR_ACTIVEINPUT_INDIRECTTI : g32r4xx_ddl_tmr.h
• DDL_TMR_ACTIVEINPUT_TRC : g32r4xx_ddl_tmr.h
• DDL_TMR_AUTOMATICOUTPUT_DISABLE : g32r4xx_ddl_tmr.h
• DDL_TMR_AUTOMATICOUTPUT_ENABLE : g32r4xx_ddl_tmr.h
• DDL_TMR_BREAK_DISABLE : g32r4xx_ddl_tmr.h
• DDL_TMR_BREAK_ENABLE : g32r4xx_ddl_tmr.h
• DDL_TMR_BREAK_POLARITY_HIGH : g32r4xx_ddl_tmr.h
• DDL_TMR_BREAK_POLARITY_LOW : g32r4xx_ddl_tmr.h
• DDL_TMR_CCDMAREQUEST_CC : g32r4xx_ddl_tmr.h
• DDL_TMR_CCDMAREQUEST_UPDATE : g32r4xx_ddl_tmr.h
• DDL_TMR_CCUPDATESOURCE_COMG_AND_TRGI : g32r4xx_ddl_tmr.h
• DDL_TMR_CCUPDATESOURCE_COMG_ONLY : g32r4xx_ddl_tmr.h
• DDL_TMR_CHANNEL_CH1 : g32r4xx_ddl_tmr.h
• DDL_TMR_CHANNEL_CH1N : g32r4xx_ddl_tmr.h
• DDL_TMR_CHANNEL_CH2 : g32r4xx_ddl_tmr.h
• DDL_TMR_CHANNEL_CH2N : g32r4xx_ddl_tmr.h
• DDL_TMR_CHANNEL_CH3 : g32r4xx_ddl_tmr.h
• DDL_TMR_CHANNEL_CH3N : g32r4xx_ddl_tmr.h
• DDL_TMR_CHANNEL_CH4 : g32r4xx_ddl_tmr.h
• DDL_TMR_CLOCKDIVISION_DIV1 : g32r4xx_ddl_tmr.h
• DDL_TMR_CLOCKDIVISION_DIV2 : g32r4xx_ddl_tmr.h
• DDL_TMR_CLOCKDIVISION_DIV4 : g32r4xx_ddl_tmr.h
• DDL_TMR_CLOCKSOURCE_EXT_MODE1 : g32r4xx_ddl_tmr.h
• DDL_TMR_CLOCKSOURCE_EXT_MODE2 : g32r4xx_ddl_tmr.h
• DDL_TMR_CLOCKSOURCE_INTERNAL : g32r4xx_ddl_tmr.h
• DDL_TMR_COUNTERDIRECTION_DOWN : g32r4xx_ddl_tmr.h
• DDL_TMR_COUNTERDIRECTION_UP : g32r4xx_ddl_tmr.h
• DDL_TMR_COUNTERMODE_CENTER_DOWN : g32r4xx_ddl_tmr.h
• DDL_TMR_COUNTERMODE_CENTER_UP : g32r4xx_ddl_tmr.h
• DDL_TMR_COUNTERMODE_CENTER_UP_DOWN : g32r4xx_ddl_tmr.h
• DDL_TMR_COUNTERMODE_DOWN : g32r4xx_ddl_tmr.h
• DDL_TMR_COUNTERMODE_UP : g32r4xx_ddl_tmr.h
• DDL_TMR_DIEN_BRKIEN : g32r4xx_ddl_tmr.h
• DDL_TMR_DIEN_CC1IEN : g32r4xx_ddl_tmr.h
• DDL_TMR_DIEN_CC2IEN : g32r4xx_ddl_tmr.h
• DDL_TMR_DIEN_CC3IEN : g32r4xx_ddl_tmr.h
• DDL_TMR_DIEN_CC4IEN : g32r4xx_ddl_tmr.h
• DDL_TMR_DIEN_COMIEN : g32r4xx_ddl_tmr.h
• DDL_TMR_DIEN_TRGIEN : g32r4xx_ddl_tmr.h
• DDL_TMR_DIEN_UIEN : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_BASEADDR_AUTORLD : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_BASEADDR_BDT : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_BASEADDR_CC1 : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_BASEADDR_CC2 : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_BASEADDR_CC3 : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_BASEADDR_CC4 : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_BASEADDR_CCEN : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_BASEADDR_CCM1 : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_BASEADDR_CCM2 : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_BASEADDR_CEG : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_BASEADDR_CNT : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_BASEADDR_CTRL1 : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_BASEADDR_CTRL2 : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_BASEADDR_DIEN : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_BASEADDR_PSC : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_BASEADDR_REPCNT : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_BASEADDR_SMCTRL : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_BASEADDR_STS : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_LENGTH_10TRANSFERS : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_LENGTH_11TRANSFERS : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_LENGTH_12TRANSFERS : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_LENGTH_13TRANSFERS : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_LENGTH_14TRANSFERS : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_LENGTH_15TRANSFERS : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_LENGTH_16TRANSFERS : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_LENGTH_17TRANSFERS : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_LENGTH_18TRANSFERS : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_LENGTH_1TRANSFER : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_LENGTH_2TRANSFERS : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_LENGTH_3TRANSFERS : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_LENGTH_4TRANSFERS : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_LENGTH_5TRANSFERS : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_LENGTH_6TRANSFERS : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_LENGTH_7TRANSFERS : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_LENGTH_8TRANSFERS : g32r4xx_ddl_tmr.h
• DDL_TMR_DMABURST_LENGTH_9TRANSFERS : g32r4xx_ddl_tmr.h
• DDL_TMR_ENCODERMODE_X2_TI1 : g32r4xx_ddl_tmr.h
• DDL_TMR_ENCODERMODE_X2_TI2 : g32r4xx_ddl_tmr.h
• DDL_TMR_ENCODERMODE_X4_TI12 : g32r4xx_ddl_tmr.h
• DDL_TMR_ETR_FILTER_FDIV1 : g32r4xx_ddl_tmr.h
• DDL_TMR_ETR_FILTER_FDIV16_N5 : g32r4xx_ddl_tmr.h
• DDL_TMR_ETR_FILTER_FDIV16_N6 : g32r4xx_ddl_tmr.h
• DDL_TMR_ETR_FILTER_FDIV16_N8 : g32r4xx_ddl_tmr.h
• DDL_TMR_ETR_FILTER_FDIV1_N2 : g32r4xx_ddl_tmr.h
• DDL_TMR_ETR_FILTER_FDIV1_N4 : g32r4xx_ddl_tmr.h
• DDL_TMR_ETR_FILTER_FDIV1_N8 : g32r4xx_ddl_tmr.h
• DDL_TMR_ETR_FILTER_FDIV2_N6 : g32r4xx_ddl_tmr.h
• DDL_TMR_ETR_FILTER_FDIV2_N8 : g32r4xx_ddl_tmr.h
• DDL_TMR_ETR_FILTER_FDIV32_N5 : g32r4xx_ddl_tmr.h
• DDL_TMR_ETR_FILTER_FDIV32_N6 : g32r4xx_ddl_tmr.h
• DDL_TMR_ETR_FILTER_FDIV32_N8 : g32r4xx_ddl_tmr.h
• DDL_TMR_ETR_FILTER_FDIV4_N6 : g32r4xx_ddl_tmr.h
• DDL_TMR_ETR_FILTER_FDIV4_N8 : g32r4xx_ddl_tmr.h
• DDL_TMR_ETR_FILTER_FDIV8_N6 : g32r4xx_ddl_tmr.h
• DDL_TMR_ETR_FILTER_FDIV8_N8 : g32r4xx_ddl_tmr.h
• DDL_TMR_ETR_POLARITY_INVERTED : g32r4xx_ddl_tmr.h
• DDL_TMR_ETR_POLARITY_NONINVERTED : g32r4xx_ddl_tmr.h
• DDL_TMR_ETR_PRESCALER_DIV1 : g32r4xx_ddl_tmr.h
• DDL_TMR_ETR_PRESCALER_DIV2 : g32r4xx_ddl_tmr.h
• DDL_TMR_ETR_PRESCALER_DIV4 : g32r4xx_ddl_tmr.h
• DDL_TMR_ETR_PRESCALER_DIV8 : g32r4xx_ddl_tmr.h
• DDL_TMR_IC_FILTER_FDIV1 : g32r4xx_ddl_tmr.h
• DDL_TMR_IC_FILTER_FDIV16_N5 : g32r4xx_ddl_tmr.h
• DDL_TMR_IC_FILTER_FDIV16_N6 : g32r4xx_ddl_tmr.h
• DDL_TMR_IC_FILTER_FDIV16_N8 : g32r4xx_ddl_tmr.h
• DDL_TMR_IC_FILTER_FDIV1_N2 : g32r4xx_ddl_tmr.h
• DDL_TMR_IC_FILTER_FDIV1_N4 : g32r4xx_ddl_tmr.h
• DDL_TMR_IC_FILTER_FDIV1_N8 : g32r4xx_ddl_tmr.h
• DDL_TMR_IC_FILTER_FDIV2_N6 : g32r4xx_ddl_tmr.h
• DDL_TMR_IC_FILTER_FDIV2_N8 : g32r4xx_ddl_tmr.h
• DDL_TMR_IC_FILTER_FDIV32_N5 : g32r4xx_ddl_tmr.h
• DDL_TMR_IC_FILTER_FDIV32_N6 : g32r4xx_ddl_tmr.h
• DDL_TMR_IC_FILTER_FDIV32_N8 : g32r4xx_ddl_tmr.h
• DDL_TMR_IC_FILTER_FDIV4_N6 : g32r4xx_ddl_tmr.h
• DDL_TMR_IC_FILTER_FDIV4_N8 : g32r4xx_ddl_tmr.h
• DDL_TMR_IC_FILTER_FDIV8_N6 : g32r4xx_ddl_tmr.h
• DDL_TMR_IC_FILTER_FDIV8_N8 : g32r4xx_ddl_tmr.h
• DDL_TMR_IC_POLARITY_BOTHEDGE : g32r4xx_ddl_tmr.h
• DDL_TMR_IC_POLARITY_FALLING : g32r4xx_ddl_tmr.h
• DDL_TMR_IC_POLARITY_RISING : g32r4xx_ddl_tmr.h
• DDL_TMR_ICPSC_DIV1 : g32r4xx_ddl_tmr.h
• DDL_TMR_ICPSC_DIV2 : g32r4xx_ddl_tmr.h
• DDL_TMR_ICPSC_DIV4 : g32r4xx_ddl_tmr.h
• DDL_TMR_ICPSC_DIV8 : g32r4xx_ddl_tmr.h
• DDL_TMR_LOCKLEVEL_1 : g32r4xx_ddl_tmr.h
• DDL_TMR_LOCKLEVEL_2 : g32r4xx_ddl_tmr.h
• DDL_TMR_LOCKLEVEL_3 : g32r4xx_ddl_tmr.h
• DDL_TMR_LOCKLEVEL_OFF : g32r4xx_ddl_tmr.h
• DDL_TMR_OCIDLESTATE_HIGH : g32r4xx_ddl_tmr.h
• DDL_TMR_OCIDLESTATE_LOW : g32r4xx_ddl_tmr.h
• DDL_TMR_OCMODE_ACTIVE : g32r4xx_ddl_tmr.h
• DDL_TMR_OCMODE_FORCED_ACTIVE : g32r4xx_ddl_tmr.h
• DDL_TMR_OCMODE_FORCED_INACTIVE : g32r4xx_ddl_tmr.h
• DDL_TMR_OCMODE_FROZEN : g32r4xx_ddl_tmr.h
• DDL_TMR_OCMODE_INACTIVE : g32r4xx_ddl_tmr.h
• DDL_TMR_OCMODE_PWM1 : g32r4xx_ddl_tmr.h
• DDL_TMR_OCMODE_PWM2 : g32r4xx_ddl_tmr.h
• DDL_TMR_OCMODE_TOGGLE : g32r4xx_ddl_tmr.h
• DDL_TMR_OCPOLARITY_HIGH : g32r4xx_ddl_tmr.h
• DDL_TMR_OCPOLARITY_LOW : g32r4xx_ddl_tmr.h
• DDL_TMR_OCSTATE_DISABLE : g32r4xx_ddl_tmr.h
• DDL_TMR_OCSTATE_ENABLE : g32r4xx_ddl_tmr.h
• DDL_TMR_ONEPULSEMODE_REPETITIVE : g32r4xx_ddl_tmr.h
• DDL_TMR_ONEPULSEMODE_SINGLE : g32r4xx_ddl_tmr.h
• DDL_TMR_OSSI_DISABLE : g32r4xx_ddl_tmr.h
• DDL_TMR_OSSI_ENABLE : g32r4xx_ddl_tmr.h
• DDL_TMR_OSSR_DISABLE : g32r4xx_ddl_tmr.h
• DDL_TMR_OSSR_ENABLE : g32r4xx_ddl_tmr.h
• DDL_TMR_ReadReg : g32r4xx_ddl_tmr.h
• DDL_TMR_SLAVEMODE_DISABLED : g32r4xx_ddl_tmr.h
• DDL_TMR_SLAVEMODE_GATED : g32r4xx_ddl_tmr.h
• DDL_TMR_SLAVEMODE_RESET : g32r4xx_ddl_tmr.h
• DDL_TMR_SLAVEMODE_TRIGGER : g32r4xx_ddl_tmr.h
• DDL_TMR_STS_BRKIFLG : g32r4xx_ddl_tmr.h
• DDL_TMR_STS_CC1IFLG : g32r4xx_ddl_tmr.h
• DDL_TMR_STS_CC1RCFLG : g32r4xx_ddl_tmr.h
• DDL_TMR_STS_CC2IFLG : g32r4xx_ddl_tmr.h
• DDL_TMR_STS_CC2RCFLG : g32r4xx_ddl_tmr.h
• DDL_TMR_STS_CC3IFLG : g32r4xx_ddl_tmr.h
• DDL_TMR_STS_CC3RCFLG : g32r4xx_ddl_tmr.h
• DDL_TMR_STS_CC4IFLG : g32r4xx_ddl_tmr.h
• DDL_TMR_STS_CC4RCFLG : g32r4xx_ddl_tmr.h
• DDL_TMR_STS_COMIFLG : g32r4xx_ddl_tmr.h
• DDL_TMR_STS_TRGIFLG : g32r4xx_ddl_tmr.h
• DDL_TMR_STS_UIFLG : g32r4xx_ddl_tmr.h
• DDL_TMR_TRGO_CC1IF : g32r4xx_ddl_tmr.h
• DDL_TMR_TRGO_ENABLE : g32r4xx_ddl_tmr.h
• DDL_TMR_TRGO_OC1REF : g32r4xx_ddl_tmr.h
• DDL_TMR_TRGO_OC2REF : g32r4xx_ddl_tmr.h
• DDL_TMR_TRGO_OC3REF : g32r4xx_ddl_tmr.h
• DDL_TMR_TRGO_OC4REF : g32r4xx_ddl_tmr.h
• DDL_TMR_TRGO_RESET : g32r4xx_ddl_tmr.h
• DDL_TMR_TRGO_UPDATE : g32r4xx_ddl_tmr.h
• DDL_TMR_TS_ETRF : g32r4xx_ddl_tmr.h
• DDL_TMR_TS_ITR0 : g32r4xx_ddl_tmr.h
• DDL_TMR_TS_ITR1 : g32r4xx_ddl_tmr.h
• DDL_TMR_TS_ITR2 : g32r4xx_ddl_tmr.h
• DDL_TMR_TS_ITR3 : g32r4xx_ddl_tmr.h
• DDL_TMR_TS_TI1F_ED : g32r4xx_ddl_tmr.h
• DDL_TMR_TS_TI1FP1 : g32r4xx_ddl_tmr.h
• DDL_TMR_TS_TI2FP2 : g32r4xx_ddl_tmr.h
• DDL_TMR_UPDATESOURCE_COUNTER : g32r4xx_ddl_tmr.h
• DDL_TMR_UPDATESOURCE_REGULAR : g32r4xx_ddl_tmr.h
• DDL_TMR_WriteReg : g32r4xx_ddl_tmr.h
• DDL_TS_FLAG_DATA_IS_NOTOVR : g32r4xx_ddl_ts.h
• DDL_TS_FLAG_DATA_IS_NOTRDY : g32r4xx_ddl_ts.h
• DDL_TS_FLAG_DATA_IS_OVR : g32r4xx_ddl_ts.h
• DDL_TS_FLAG_DATA_IS_RDY : g32r4xx_ddl_ts.h
• DDL_TS_OVERFLOW_KEEP_OLD : g32r4xx_ddl_ts.h
• DDL_TS_OVERFLOW_USE_NEW : g32r4xx_ddl_ts.h
• DDL_TS_SAMPLING_RATE_1024 : g32r4xx_ddl_ts.h
• DDL_TS_SAMPLING_RATE_128 : g32r4xx_ddl_ts.h
• DDL_TS_SAMPLING_RATE_256 : g32r4xx_ddl_ts.h
• DDL_TS_SAMPLING_RATE_512 : g32r4xx_ddl_ts.h
• DDL_USART_CLOCK_DISABLE : g32r4xx_ddl_usart.h
• DDL_USART_CLOCK_ENABLE : g32r4xx_ddl_usart.h
• DDL_USART_CTRL1_IDLEIEN : g32r4xx_ddl_usart.h
• DDL_USART_CTRL1_PEIEN : g32r4xx_ddl_usart.h
• DDL_USART_CTRL1_RXBNEIEN : g32r4xx_ddl_usart.h
• DDL_USART_CTRL1_TXBEIEN : g32r4xx_ddl_usart.h
• DDL_USART_CTRL1_TXCIEN : g32r4xx_ddl_usart.h
• DDL_USART_CTRL2_LBDIEN : g32r4xx_ddl_usart.h
• DDL_USART_CTRL3_CTSIEN : g32r4xx_ddl_usart.h
• DDL_USART_CTRL3_ERRIEN : g32r4xx_ddl_usart.h
• DDL_USART_DATAWIDTH_8B : g32r4xx_ddl_usart.h
• DDL_USART_DATAWIDTH_9B : g32r4xx_ddl_usart.h
• DDL_USART_DIRECTION_NONE : g32r4xx_ddl_usart.h
• DDL_USART_DIRECTION_RX : g32r4xx_ddl_usart.h
• DDL_USART_DIRECTION_TX : g32r4xx_ddl_usart.h
• DDL_USART_DIRECTION_TX_RX : g32r4xx_ddl_usart.h
• DDL_USART_HWCONTROL_CTS : g32r4xx_ddl_usart.h
• DDL_USART_HWCONTROL_NONE : g32r4xx_ddl_usart.h
• DDL_USART_HWCONTROL_RTS : g32r4xx_ddl_usart.h
• DDL_USART_HWCONTROL_RTS_CTS : g32r4xx_ddl_usart.h
• DDL_USART_IRDA_POWER_LOW : g32r4xx_ddl_usart.h
• DDL_USART_IRDA_POWER_NORMAL : g32r4xx_ddl_usart.h
• DDL_USART_LASTCLKPULSE_NO_OUTPUT : g32r4xx_ddl_usart.h
• DDL_USART_LASTCLKPULSE_OUTPUT : g32r4xx_ddl_usart.h
• DDL_USART_LINBREAK_DETECT_10B : g32r4xx_ddl_usart.h
• DDL_USART_LINBREAK_DETECT_11B : g32r4xx_ddl_usart.h
• DDL_USART_OVERSAMPLING_16 : g32r4xx_ddl_usart.h
• DDL_USART_OVERSAMPLING_8 : g32r4xx_ddl_usart.h
• DDL_USART_PARITY_EVEN : g32r4xx_ddl_usart.h
• DDL_USART_PARITY_NONE : g32r4xx_ddl_usart.h
• DDL_USART_PARITY_ODD : g32r4xx_ddl_usart.h
• DDL_USART_PHASE_1EDGE : g32r4xx_ddl_usart.h
• DDL_USART_PHASE_2EDGE : g32r4xx_ddl_usart.h
• DDL_USART_POLARITY_HIGH : g32r4xx_ddl_usart.h
• DDL_USART_POLARITY_LOW : g32r4xx_ddl_usart.h
• DDL_USART_ReadReg : g32r4xx_ddl_usart.h
• DDL_USART_SAMPLING_SINGLE : g32r4xx_ddl_usart.h
• DDL_USART_SAMPLING_TRIPLE : g32r4xx_ddl_usart.h
• DDL_USART_STOPBITS_0_5 : g32r4xx_ddl_usart.h
• DDL_USART_STOPBITS_1 : g32r4xx_ddl_usart.h
• DDL_USART_STOPBITS_1_5 : g32r4xx_ddl_usart.h
• DDL_USART_STOPBITS_2 : g32r4xx_ddl_usart.h
• DDL_USART_STS_CTSFLG : g32r4xx_ddl_usart.h
• DDL_USART_STS_FEFLG : g32r4xx_ddl_usart.h
• DDL_USART_STS_IDLEFLG : g32r4xx_ddl_usart.h
• DDL_USART_STS_LBDFLG : g32r4xx_ddl_usart.h
• DDL_USART_STS_NEFLG : g32r4xx_ddl_usart.h
• DDL_USART_STS_OVREFLG : g32r4xx_ddl_usart.h
• DDL_USART_STS_PEFLG : g32r4xx_ddl_usart.h
• DDL_USART_STS_RXBNEFLG : g32r4xx_ddl_usart.h
• DDL_USART_STS_TXBEFLG : g32r4xx_ddl_usart.h
• DDL_USART_STS_TXCFLG : g32r4xx_ddl_usart.h
• DDL_USART_WAKEUP_ADDRESSMARK : g32r4xx_ddl_usart.h
• DDL_USART_WAKEUP_IDLELINE : g32r4xx_ddl_usart.h
• DDL_USART_WriteReg : g32r4xx_ddl_usart.h
• DDL_VECTOR_SIZE : g32r4xx_ddl_nvic.c
• DDL_WWDT_CFG_EWIEN : g32r4xx_ddl_wwdt.h
• DDL_WWDT_PRESCALER_1 : g32r4xx_ddl_wwdt.h
• DDL_WWDT_PRESCALER_2 : g32r4xx_ddl_wwdt.h
• DDL_WWDT_PRESCALER_4 : g32r4xx_ddl_wwdt.h
• DDL_WWDT_PRESCALER_8 : g32r4xx_ddl_wwdt.h
• DDL_WWDT_ReadReg : g32r4xx_ddl_wwdt.h
• DDL_WWDT_WriteReg : g32r4xx_ddl_wwdt.h
• DT_DELAY_1 : g32r4xx_ddl_tmr.h
• DT_DELAY_2 : g32r4xx_ddl_tmr.h
• DT_DELAY_3 : g32r4xx_ddl_tmr.h
• DT_DELAY_4 : g32r4xx_ddl_tmr.h
• DT_RANGE_1 : g32r4xx_ddl_tmr.h
• DT_RANGE_2 : g32r4xx_ddl_tmr.h
• DT_RANGE_3 : g32r4xx_ddl_tmr.h
• DT_RANGE_4 : g32r4xx_ddl_tmr.h